頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 嵌入式工程师必参与的盛会----嵌入式系统安全论坛 上海嵌入式系统安全论坛已经成为业界颇有影响力的国际嵌入式系统行业盛会。2017年第三届嵌入式系统安全论坛的会议的主要内容：汽车电子系统安全、物联网和工业信息安全，智能硬件和智能手机安全以及嵌入式系统安全的芯片、软件、工具和功能安全技术和认证服务等 發(fā)表于：2017/10/11 基于FPGA的EtherCAT协议链路冗余研究 EtherCAT是一种实时工业以太网协议，使用链路冗余技术是实现链路稳定性和可靠性的重要手段。介绍了基于FPGA的EtherCAT链路冗余原理，设计通过FPGA实现主站与从站、从站与从站之间的通信链路与冗余链路的自动切换，从而实现EtherCAT的链路冗余。通过测试验证了此方法的可行性，增加了EtherCAT系统的可靠性与可维护性。 發(fā)表于：2017/10/11 基于eMMC的128路数据采集系统设计 针对水下模拟船舱相关参数的高速多次采集存储任务，设计了一种基于eMMC的多通道数据采集系统。该系统以FPGA为主控芯片，控制8个通道模拟多路复用开关和8个AD转换器来实现128路信号同时采集。与传统采集系统相比，该系统以eMMC为存储单元，解决了传统的以Flash为存储模块的复杂的坏块检测与系统管理等问题。试验证明，128路数据采集存储系统的误差可控制在0.1%范围内，能够确保已存的数据可靠、有效。 發(fā)表于：2017/10/11 可编程芯片初创公司 Efinix 获新一轮融资 总部位于美国加州的可编程芯片开发公司 Efinix 宣布获得了一笔 950 万美元的新一轮融资，领投方是全球领先的可编程逻辑完整解决方案的供应商赛灵思（Xilinx），参投方包括红杉资本中国支持的香港X科技基金，三星电子旗下投资公司 Samsung Ventures Investment Corporation，香港 Inno Capital和Brizan Investments。 發(fā)表于：2017/10/1 PC104故障监控平台FPGA程序设计 PC104总线是专为嵌入式控制系统定义的一种工业控制线，其应用广泛，但是内部结构复杂，出现故障不易检测。设计了一种基于FPGA的PC104总线故障自动监控平台，对PC104总线信号进行实时监控和故障检测。该平台利用FPGA程序采集和处理总线信号，并传至上位机处理显示。系统中利用FPGA程序实现其功能模块，包括捕获POST上电自检指令和BIOS自检端口代码、监测总线电压水平、监控时钟和复位等关键信号的质量、控制PC104的自动复位和BIOS设置模式等功能。给出上位机监控结果和FPGA实时检测得到的时序图，反映了该FPGA程序在本系统中满足PC104总线检测的技术要求。 發(fā)表于：2017/9/28 凭借GaN功率IC，纳微半导体将笔记本电源缩小至1/5 目前笔记本电脑的轻薄化已经成为发展趋势，但受限于电源适配器的发展缓慢，差旅途中人们依然不得不忍受电源适配器带来的沉重负担。如今纳微 (Navitas) 半导体凭借其GaN功率IC AllGaN在功率密度上的显著优势，将电源适配器设计做到了小型化、高效化，且低成本。 近日， Navitas推出世界上最小的65W USB-PD (Type-C) 电源适配器参考设计——NVE028A。相比现有的基于硅类功率器件的设计，需要98-115cc（或6-7 in3）和重量达300g，基于AllGaN功率IC的65W新设计体积仅为45cc（或2.7 in3），而重量仅为60g。这一方案的尺寸仅为传统适配器的1/5。 發(fā)表于：2017/9/28 Ximmerse VR/AR跟踪平台采用莱迪思的低功耗 小尺寸ECP5 FPGA 莱迪思半导体公司（NASDAQ: LSCC），客制化智能互连解决方案市场的领先供应商，今日宣布广东虚拟现实科技有限公司（Ximmerse），移动AR/VR应用交互系统提供商，选择采用莱迪思ECP5™ FPGA为其AR/VR跟踪平台实现立体视觉计算解决方案。得益于低功耗、小尺寸和低成本的优势，市场领先的莱迪思ECP5 FPGA是用于实现网络边缘灵活的互连和加速应用的理想选择，可实现低功耗、低延迟的解决方案。 發(fā)表于：2017/9/28 动态可配置多输出RO PUF 针对已提出的环形振荡器物理不可克隆函数(Ring Oscillator Physical Unclonable Functions)输出位数少和鲁棒性不足的缺点,提出了由多输出环振荡器和动态配置处理模块组成的动态可配置多输出RO PUF。多路输出环振荡器用于提高芯片资源利用率和增加输出位数。动态配置处理模块根据工作环境的变化动态调整振荡器结构,从而增强系统的鲁棒性和可靠性。实验结果表明,相比传统RO PUF和可配置RO PUF, 动态可配置多输出RO PUF展现出更高的片间汉明距离和更低的片内汉明距离，可进一步提取芯片ID的精度。 發(fā)表于：2017/9/26 FPGA为SteamVR™跟踪平台实现低延迟的同步 莱迪思半导体公司（NASDAQ: LSCC），客制化智能互连解决方案市场供应商，今日宣布Valve采用莱迪思的低功耗、低成本iCE40™ FPGA为SteamVR™跟踪平台实现实时数据采集和处理功能。 發(fā)表于：2017/9/21 灵活的FPGA为数据中心升级带来无限可能 世界变得越来越智能和互联，包括数据中心，云计算等都在进行伟大的变革，这同时也给我们带来了全新挑战，基础设施方面必须要做出调整，才能够满足这些需求和挑战。”英特尔公司可编程解决方案事业部FPGA软件解决方案高级总监费熊健（Bernhard Friebe）表示。“从我个人来说，能够投身于这个时代，见证划时代的变迁,倍感兴奋。而从我从事的FPGA行业来说，这项技术会给数据中心的变革带来了很重要的变化。” 發(fā)表于：2017/9/21 <…145146147148149150151152153154…>
