頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 中国“芯”多了一位“万能”成员 近日，高云半导体科技股份有限公司在上海发布了一款具有中国自主知识产权的FPGA芯片及配套平台化产品，这也是中资公司收购美国FPGA厂商莱迪斯（Lattice）告吹后第一次亮出国产“名片”，意味着中国“芯”家族多了一位中国造的“万能”成员。 發(fā)表于：2017/12/2 FPGA与云端需求“不谋而合” 国产先从“中低端”发力 多方资料显示，FPGA将在云端数据中心业务发挥突出的作用。据某数据调研报告预计，未来云端芯片的空间2020年有望达105亿美元，其中FPGA将贡献20亿美元。 發(fā)表于：2017/11/28 Xilinx发布具有片上冗余特性的单芯片功能安全性解决方案、加速IEC 61508 认证并降低系统开发成本 2017年11月23日，中国北京—All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx, Inc.，(NASDAQ:XLNX)）今天宣布推出一款单芯片Zynq®-7000 All Programmable SoC功能安全性解决方案，以帮助工业物联网边缘控制器、马达驱动、智能IO、智能传感器、网关、工业运输及电网等多种工业应用的客户缩短通过IEC 61508合规性认证所需的时间。该解决方案硬件设计立足单芯片实现SIL 3与HFT=1架构的理念，并结合了完整的支持文档、评估报告、IP与软件工具。通过利用上述资源，客户能够显著降低风险，并可将认证与开发时间最多缩短 24 个月。此外，赛灵思的单芯片解决方案还有助于将系统成本降低 40% 以上；在此之前，客户需要用两个甚至更多器件才能达到IEC 61508所规定的可靠度和冗余度。 發(fā)表于：2017/11/24 人工智能 中国能否后来居上？ 无缘前两次人工智能热潮的中国，能否在这一波热潮中后来居上?受访专家给出的答案高度一致：完全可能。 發(fā)表于：2017/11/24 ASIC崭露头角 FPGA如何不沦为“过渡”品 有人认为，除了人才短缺、开发难度较大，相比未来的批量化量产的ASIC芯片，FPGA在成本、性能、功耗方面仍有很多不足。这是否意味着，在ASIC大爆发之际，FPGA将沦为其“过渡”品的命运？ 發(fā)表于：2017/11/23 【Tech-Workshop】2017秋季成渝FPGAer开发者聚会! 为了向成渝乃至西南从事FPGA开发的工程师、高校教师介绍FPGA的最新进展，促进成渝地区FPGA开发者之间的相互交流。电子技术应用联合电子科技大学、科通公司、艾睿公司等机构将举办2017年（秋季）成渝地区FPGA开发者技术沙龙，欢迎报名参加！ 發(fā)表于：2017/11/3 Xilinx ：让更多用户拥抱FPGA 拥有全球领先All Programmable 技术和器件的企业赛灵思公司，在京举办首届赛灵思开发者大会。阿里巴巴、亚马逊、百度、华为等业内领先企业均悉数亮相。 發(fā)表于：2017/11/3 国产FPGA新势力，高云半导体挑战国外“四大巨头”？ 10月26日，正值IC China 2017展会期间，广东高云半导体科技股份有限公司（以下简称“高云半导体”）在上海东锦江希尔顿逸林酒店隆重召开2017年度新产品发布会，发布了小而专的GW1NS-2 SoC、高精尖的GW3AT高性能FPGA和RISC-V平台化产品。 發(fā)表于：2017/11/2 基于FPGA的自适应MIMO-OFDM无线基带传输系统的研究 针对自适应MIMO-OFDM无线基带传输系统，提出了一种并行复用的基4-FFT/IFFT算法的FPGA实现方法，并对其中的自适应数字调制、STBC编码和FFT/IFFT模块进行了FPGA实现研究和仿真。仿真结果表明，该方法实现了模块的功能，且性能良好，具有一定的应用价值。 發(fā)表于：2017/10/31 面向密码逻辑阵列的可编程控制网络设计与实现 为解决粗粒度密码逻辑阵列控制开销大、控制效率低的问题，在研究主流阵列处理架构下三层控制模型的基础上，提出了一种阵列的四层控制模型，并设计了对应的可编程控制网络。在规模为4×4的可编程控制网络上实现了对AES、A5-1等对称算法的控制流映射。在65 nm CMOS 工艺下，DC综合结果显示总面积为13 712 μm2，折合等效与非门数0.95万，占阵列面积0.37%。映射AES和A5-1控制流最高频率分别为1 389 MHz和1 190 MHz，达到面积小、速度快的应用需求。将四层控制模型与三层控制模型进行六个不同性能对比，前者整体性能远超后者，且能满足任意网络互连结构阵列的高效控制需求。 發(fā)表于：2017/10/31 <…143144145146147148149150151152…>
