基于FPGA的PCIe總線接口的DMA控制器的設(shè)計(jì)

采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一種PCIe總線接口的DMA控制器的實(shí)現(xiàn)方法，并搭建了4通道的PCIe傳輸系統(tǒng)。利用Synopsys VIP驗(yàn)證環(huán)境對(duì)系統(tǒng)進(jìn)行了仿真驗(yàn)證，利用Altera Stratix V EX系列FPGA搭建平臺(tái)進(jìn)行了實(shí)際傳輸驗(yàn)證，驗(yàn)證了數(shù)據(jù)讀寫(xiě)的正確性，在進(jìn)行DMA讀寫(xiě)事務(wù)操作時(shí)總線帶寬峰值分別達(dá)到了1 547 MB/s和1 607 MB/s，能滿足大部分實(shí)際應(yīng)用中對(duì)數(shù)據(jù)傳輸?shù)乃俾室蟆?/a>

Xilinx 公司CEO兼總裁 Moshe Gavrielov 宣布退休

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)）今天宣布其首席執(zhí)行官（CEO）兼總裁 Moshe Gavrielov 已通知公司董事會(huì)，將于 2018 年 1 月 28 日卸任公司及董事會(huì)相關(guān)職位。

發(fā)表于：1/9/2018

強(qiáng)強(qiáng)聯(lián)手聚眾之力掀起FPGA創(chuàng)新應(yīng)用新高潮

日前，“2017年全國(guó)大學(xué)生FPGA創(chuàng)新設(shè)計(jì)邀請(qǐng)賽”期間舉辦的2017年中國(guó)FPGA技術(shù)創(chuàng)新應(yīng)用高端論壇上，世界級(jí)的FPGA供應(yīng)商與中國(guó)本土供應(yīng)商第一次站在了同一個(gè)舞臺(tái)上，攜手推進(jìn)高校學(xué)生在FPGA應(yīng)用系統(tǒng)創(chuàng)新、處理器及FPGA設(shè)計(jì)與工程實(shí)踐能力，與會(huì)嘉賓紛紛就推動(dòng)FPGA在中國(guó)的創(chuàng)新應(yīng)用發(fā)表精彩演講。

發(fā)表于：1/4/2018

2017年全國(guó)大學(xué)生FPGA創(chuàng)新設(shè)計(jì)邀請(qǐng)賽頒獎(jiǎng)

為了引導(dǎo)全國(guó)高校在數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域的教學(xué)改革，推進(jìn)高校學(xué)生在FPGA應(yīng)用系統(tǒng)創(chuàng)新、處理器及FPGA設(shè)計(jì)與工程實(shí)踐能力，由教育部高等學(xué)校電子信息類(lèi)專(zhuān)業(yè)教學(xué)指導(dǎo)委員會(huì)與國(guó)家級(jí)實(shí)驗(yàn)教學(xué)示范中心聯(lián)席會(huì)，聯(lián)合組織面向全國(guó)大學(xué)本科學(xué)生及研究生開(kāi)展了“2017年全國(guó)大學(xué)生FPGA創(chuàng)新設(shè)計(jì)邀請(qǐng)賽”。

發(fā)表于：1/2/2018

基于麥克風(fēng)陣列的聲源被動(dòng)定位系統(tǒng)設(shè)計(jì)

為了優(yōu)化聲源被動(dòng)定位技術(shù)，以及降低功耗、提高精度、增強(qiáng)對(duì)人員不易到達(dá)的惡劣環(huán)境等區(qū)域的聲源監(jiān)測(cè)能力，設(shè)計(jì)了一種基于麥克風(fēng)陣列的聲源被動(dòng)定位系統(tǒng)。以五元十字形為麥克風(fēng)陣列模型，以FPGA為核心，采用VHDL編寫(xiě)邏輯控制程序?qū)?shù)據(jù)采集、讀取過(guò)程進(jìn)行控制, 通過(guò)USB接口與上位機(jī)通信，主要設(shè)計(jì)了放大和接口電路模塊。測(cè)試結(jié)果表明，系統(tǒng)定位距離準(zhǔn)確，相對(duì)誤差較小，滿足系統(tǒng)設(shè)計(jì)要求。

發(fā)表于：12/26/2017

用ReRAM實(shí)現(xiàn)每臺(tái)服務(wù)器1GIOPS的性能

應(yīng)用基于低延遲/低功耗的新型存儲(chǔ)級(jí)存儲(chǔ)器的子系統(tǒng)來(lái)優(yōu)化服務(wù)器設(shè)計(jì)以消除計(jì)算/存儲(chǔ)一側(cè)的瓶頸。 超融合架構(gòu)擾亂了傳統(tǒng)的存儲(chǔ)和數(shù)據(jù)中心市場(chǎng)。因?yàn)槌诤霞軜?gòu)為各個(gè)組織開(kāi)辟了一條新的途徑來(lái)強(qiáng)化他們的系統(tǒng)，降低了他們的成本，減輕了他們的管理負(fù)但。根據(jù)Gartner的研究報(bào)告，“超融合集成系統(tǒng)市場(chǎng)將會(huì)迎來(lái)79%的增長(zhǎng)，達(dá)到2016年的近20億美元，從而在未來(lái)的5年后將其推進(jìn)主流應(yīng)用中。超融合集成系統(tǒng)將會(huì)成為整個(gè)集成市場(chǎng)中增長(zhǎng)最迅猛的細(xì)分市場(chǎng)，在2019年前，將會(huì)達(dá)到將近50億美元的規(guī)模，占總體市場(chǎng)的24%”。

發(fā)表于：12/22/2017

英特爾發(fā)布行業(yè)首款集成高帶寬內(nèi)存 支持加速的 FPGA

英特爾宣布推出英特爾® Stratix® 10 MX FPGA，該產(chǎn)品是行業(yè)首款采用集成式高帶寬內(nèi)存 DRAM (HBM2) 的現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)。通過(guò)集成 HBM2，英特爾 Stratix 10 MX FPGA 可提供 10 倍于獨(dú)立 DDR 內(nèi)存解決方案的內(nèi)存帶寬。憑借強(qiáng)大帶寬功能，英特爾 Stratix 10 MX FPGA 可用作高性能計(jì)算 (HPC)、數(shù)據(jù)中心、網(wǎng)絡(luò)功能虛擬化 (NFV) 和廣播應(yīng)用的基本多功能加速器，這些應(yīng)用需要硬件加速器提升大規(guī)模數(shù)據(jù)移動(dòng)和流數(shù)據(jù)管道框架的速度。

發(fā)表于：12/22/2017

40億美元市場(chǎng)保持8年沒(méi)變 可編程邏輯FPGA到底怎么了

FPGA市場(chǎng)在2008年是40億美元規(guī)模，到了2016年還是40億美元。似乎顯而易見(jiàn)，當(dāng)ASIC越來(lái)越貴，可編程應(yīng)該要增長(zhǎng)才對(duì)。然而事實(shí)并非如此。

發(fā)表于：12/21/2017

Intel FPGA全球首次集成HBM：帶寬暴增10倍

AMD Fiji Fury系列顯卡首次商用了新一代高帶寬顯存HBM，大大提升帶寬并縮小空間占用，NVIDIA目前也已在其Tesla系列計(jì)算卡、Titan系列開(kāi)發(fā)卡中應(yīng)用HBM。

發(fā)表于：12/21/2017

基于FPGA的并串轉(zhuǎn)換電路硬件實(shí)現(xiàn)

并串轉(zhuǎn)換電路在通信接口中具有廣泛的應(yīng)用，可編程邏輯陣列由于具備靈活、可重構(gòu)等特點(diǎn)非常適應(yīng)于并串轉(zhuǎn)換硬件電路的實(shí)現(xiàn)。為了解決硬件電路結(jié)構(gòu)中資源與性能的矛盾，分析比較了移位寄存器、計(jì)數(shù)器與組合邏輯條件判定三種不同的并串轉(zhuǎn)換硬件電路結(jié)構(gòu)，并通過(guò)設(shè)計(jì)仿真對(duì)其進(jìn)行了功能驗(yàn)證和性能評(píng)估。實(shí)驗(yàn)結(jié)果表明采用移位寄存器的實(shí)現(xiàn)方法具有最優(yōu)的速度性能，采用計(jì)數(shù)器的實(shí)現(xiàn)方法具有最優(yōu)的性?xún)r(jià)比，采用組合邏輯條件判定的實(shí)現(xiàn)方法具有最少的寄存器資源消耗，可根據(jù)實(shí)際應(yīng)用需求合理選擇并串轉(zhuǎn)換硬件電路實(shí)現(xiàn)方式。

發(fā)表于：12/18/2017