《電子技術應用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > SK海力士第二代DDR5內存A-Die顆?,F身

SK海力士第二代DDR5內存A-Die顆?,F身

原生速度直指 7200 MT/s
2025-10-22
來源:IT之家
關鍵詞: SK海力士 DDR5 內存

10 月 22 日消息,科技媒體 Wccftech 昨日(10 月 21 日)發(fā)布博文,報道稱在 SK 海力士第二代 3Gb DDR5 內存芯片曝光,推測其原生 JEDEC 速度可能高達 7200 MT/s。

援引博文介紹,十銓(Team Group)的 Kevin Wu 在 Facebook 群組 Clock'EM UP 上發(fā)布了一款芯片,其顆粒上帶有“X021”標記和“AKBD”部件代碼。

@unikoshardware 分析認為,“X021”標簽表明這是第二代 3Gb A-Die 顆粒,將用于接替當前主流 DDR5 內存模塊所使用的 3Gb M-Die 顆粒。

無標題.png

按照 SK 海力士以往的命名規(guī)律,字母對“EB”、“GB”和“HB”分別對應 4800 MT/s、5600 MT/s 和 6400 MT/s 的原生 JEDEC 速度。因此,新出現的“KB”代號很可能延續(xù)了這一模式,指向 7200 MT/s 的原生速度。

該媒體還指出這一規(guī)格的提升與英特爾未來的平臺路線圖高度吻合。根據英特爾的規(guī)劃文件,其 Arrow Lake Refresh 和 Panther Lake 處理器預計將原生支持 7200 MT/s 的 DDR5 速度,相比于 Raptor Lake 的 5600 MT/s 和 Arrow Lake 的 6400 MT/s 有顯著提升。

有用戶指出,此次曝光的內存樣品使用的是 8 層 PCB(印刷電路板),這可能會成為性能瓶頸。盡管搭載了最新的 A-Die 顆粒,但 8 層 PCB 在處理超過 8000 MT/s 的高速信號時,其信號完整性和供電能力會面臨挑戰(zhàn),難以保持穩(wěn)定。因此,限制最終性能的可能不是芯片本身,而是電路板的設計。


官方訂閱.jpg

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。