2021全球數(shù)字經(jīng)濟(jì)大會(huì)上指出，2020年我國(guó)數(shù)字經(jīng)濟(jì)規(guī)模近5.4萬(wàn)億美元，居世界第二位；同比增長(zhǎng)9.6%，增速位于全球第一。當(dāng)前全球EDA市場(chǎng)規(guī)模約為百億美元，但EDA對(duì)于芯片產(chǎn)業(yè)來(lái)說(shuō)是一個(gè)異常重要的工具，其使用場(chǎng)景貫穿了芯片的設(shè)計(jì)、制造和封測(cè)全流程，撬動(dòng)了上萬(wàn)倍產(chǎn)值的產(chǎn)業(yè)數(shù)字化發(fā)展。

　　隨著芯片制造工藝越來(lái)越細(xì)，芯片集成度越來(lái)越高，芯片規(guī)模越來(lái)越大，包括設(shè)備、材料和工具在內(nèi)的芯片產(chǎn)業(yè)供應(yīng)鏈正在經(jīng)歷著巨變。尤其是被稱為芯片行業(yè)“工業(yè)母機(jī)”的EDA，其面對(duì)的挑戰(zhàn)更是前所未有的。

　　在過(guò)去幾十年里，在這些EDA工具的幫助下，芯片產(chǎn)業(yè)得以發(fā)展到今天，并成長(zhǎng)到現(xiàn)今的的規(guī)模。但進(jìn)入最近幾年，芯片設(shè)計(jì)又給EDA帶來(lái)了新的要求。

　　芯片設(shè)計(jì)的驗(yàn)證之“苦”

　　根據(jù)應(yīng)用場(chǎng)景的不同，EDA工具又可以分為設(shè)計(jì)、驗(yàn)證、制造等幾大類。但正如前文所說(shuō)，EDA正在迎來(lái)關(guān)鍵一役，這在EDA的關(guān)鍵一環(huán)——驗(yàn)證上體現(xiàn)得尤其明顯。

　　所謂驗(yàn)證，在芯片設(shè)計(jì)流程中一般包含了需求定義、功能實(shí)現(xiàn)、功能驗(yàn)證、邏輯綜合以及物理實(shí)現(xiàn)等幾個(gè)方面。作為芯片設(shè)計(jì)過(guò)程中的重要一環(huán)，驗(yàn)證在芯片設(shè)計(jì)的每一個(gè)步驟都不可或缺，能幫助設(shè)計(jì)團(tuán)隊(duì)及時(shí)發(fā)現(xiàn)芯片設(shè)計(jì)的錯(cuò)誤。也只有經(jīng)過(guò)充分的仿真和驗(yàn)證，才能確保流片的質(zhì)量。

　　特別是現(xiàn)在，隨著芯片研發(fā)成本的極速增加，驗(yàn)證變得比以往任何時(shí)候更為重要。

　　據(jù)DARPA的報(bào)告介紹，回顧過(guò)去幾十年芯片設(shè)計(jì)環(huán)境成本的轉(zhuǎn)變，可以看到在上世紀(jì)八十年代年到2000年之間，因?yàn)楣ぞ呖梢暂p易支持芯片的設(shè)計(jì)需求，因此其成本、設(shè)計(jì)時(shí)間都還算合理。自2000年到現(xiàn)在，芯片的設(shè)計(jì)成本急速升高。當(dāng)中的一個(gè)關(guān)鍵原因就是我們迄今還沒(méi)有找到一個(gè)超效率工具來(lái)應(yīng)對(duì)當(dāng)前復(fù)雜的芯片設(shè)計(jì)。在這種情況下，就倒逼工程師在芯片設(shè)計(jì)驗(yàn)證上花更多的功夫，以保證芯片設(shè)計(jì)的正確性和成功率。

　　事實(shí)上，從IBS的統(tǒng)計(jì)我們也看到，驗(yàn)證在芯片設(shè)計(jì)流程中的重要性也日漸增長(zhǎng)。他們表示，芯片設(shè)計(jì)上的花費(fèi)主要有兩大塊，分別是功能驗(yàn)證和軟件的開發(fā)。這兩方面也是造成芯片設(shè)計(jì)成本急速上升的主因。

　　芯華章首席科學(xué)家TC Lin也指出，驗(yàn)證的瓶頸會(huì)影響整個(gè)芯片的設(shè)計(jì)周期。這主要是因?yàn)椴还茉谇捌谛枨蠖x的階段，還是在RTL綜合之前，都需要把這個(gè)高層次設(shè)計(jì)做一個(gè)完整的驗(yàn)證；而在寫完RTL之后，我們還需要通過(guò)綜合獲得門級(jí)電路，然后再經(jīng)過(guò)布局布線來(lái)產(chǎn)生最后的線。在這過(guò)程中也有可能造成功能上的錯(cuò)誤，為此必須要再做一次驗(yàn)證；即便在芯片流片回來(lái)之后，我們也還需要確定所有的工藝都是符合我們的需求，所以我們還避免不了一個(gè)post-silicon（流片后）的驗(yàn)證。

　　驗(yàn)證的三大痛點(diǎn)

　　業(yè)內(nèi)人士普遍認(rèn)為，驗(yàn)證環(huán)節(jié)面臨三個(gè)痛點(diǎn)

　　1.工具缺乏兼容性；

　　雖然每個(gè)工具都能解決相應(yīng)的問(wèn)題，但是由于算法引擎上不能進(jìn)行有效的交互與共享，無(wú)法做到互聯(lián)互通、相互反饋。這就使得許多時(shí)候芯片研發(fā)都是在重復(fù)造輪子，甚至還出現(xiàn)使用不同的工具驗(yàn)證，得到并不一致結(jié)果的情況。

　　2.數(shù)據(jù)的碎片化，降低了驗(yàn)證重用的可能性，讓結(jié)果的調(diào)試分析和驗(yàn)證收斂變得更加困難；

　　在芯片長(zhǎng)達(dá)1-2年的驗(yàn)證流程中，往往會(huì)使用不只一種工具，每種工具都能產(chǎn)生驗(yàn)證覆蓋率，但是融合共享覆蓋率卻遲遲難以實(shí)現(xiàn)。在碎片化問(wèn)題的影響下，業(yè)內(nèi)的普遍共識(shí)為：數(shù)字驗(yàn)證中的激勵(lì)移植、重復(fù)編譯、碎片化調(diào)試所浪費(fèi)的時(shí)間占到總體驗(yàn)證時(shí)間的30%以上。

　　3.工具的缺乏創(chuàng)新；

　　現(xiàn)在的主流工具經(jīng)歷了過(guò)去一二十年的發(fā)展，積累了陳舊的技術(shù)包袱，這些技術(shù)包袱使得工具很難和人工智能、云原生這些先進(jìn)技術(shù)融合。更重要的是，這些工具組合形成的平臺(tái)其實(shí)沒(méi)有從架構(gòu)之初就進(jìn)行全盤考慮，因此難以融合并提供相互兼容的全面解決方案。EDA技術(shù)必須全面進(jìn)階，在底層框架上進(jìn)行創(chuàng)新，支持多種處理器架構(gòu)；支持云原生、人工智能等技術(shù)；最關(guān)鍵的，它們必須從方法學(xué)上有所創(chuàng)新。

　　在筆者看來(lái)，這些也都是芯片設(shè)計(jì)追求更快、更強(qiáng)、更簡(jiǎn)單的阻礙，更是產(chǎn)業(yè)選擇國(guó)產(chǎn)化工具需要面對(duì)的重大阻礙。

　　突破！更多更全面的驗(yàn)證選擇

　　為了解決這些痛點(diǎn)，芯華章采用了“終局思維”方式進(jìn)行研發(fā)布局，致力于通過(guò)自主創(chuàng)新，“以終為始”，瞄準(zhǔn)未來(lái)的同時(shí)立足現(xiàn)實(shí)需求，在日前推出了由三大基座以及五大產(chǎn)品系列共同構(gòu)成的智V驗(yàn)證平臺(tái)FusionVerify Platform。

　　FusionVerify Platform具備統(tǒng)一的調(diào)試系統(tǒng)、編譯系統(tǒng)、智能分割技術(shù)、豐富的場(chǎng)景激勵(lì)源、統(tǒng)一的云原生軟件架構(gòu)，能融合不同的工具技術(shù)，對(duì)各類設(shè)計(jì)在不同場(chǎng)景需求下，提供定制化的全面驗(yàn)證解決方案，解決當(dāng)前產(chǎn)業(yè)面臨的點(diǎn)工具各自為政的兼容性挑戰(zhàn)以及數(shù)據(jù)碎片化導(dǎo)致的驗(yàn)證效率困擾。

　　TC Lin指出，智V驗(yàn)證平臺(tái)還能有效提高驗(yàn)證效率與方案的易用性，并帶來(lái)點(diǎn)工具無(wú)法提供的驗(yàn)證效益，給產(chǎn)業(yè)帶來(lái)更靈活、更豐富的解決方案。

　　基于統(tǒng)一的底層框架智V驗(yàn)證平臺(tái)，芯華章在日前發(fā)布了4款數(shù)字驗(yàn)證EDA工具，分別是：高性能FPGA原型驗(yàn)證系統(tǒng)樺捷（HuaPro-P1）、國(guó)內(nèi)領(lǐng)先的數(shù)字仿真器穹鼎（GalaxSim-1.0）、新一代智能驗(yàn)證系統(tǒng)穹景（GalaxPSS）以及國(guó)內(nèi)率先基于字級(jí)建模的可擴(kuò)展形式化驗(yàn)證工具穹瀚（GalaxFV）。

　　其中，樺捷帶有自研的軟件，可自動(dòng)化實(shí)現(xiàn)智能設(shè)計(jì)流程，減少用戶人工投入、縮短芯片驗(yàn)證周期；

　　穹鼎使用新的軟件構(gòu)架提供多平臺(tái)支持，并且已在多個(gè)基于ARM平臺(tái)的國(guó)產(chǎn)構(gòu)架上測(cè)試通過(guò)。在語(yǔ)義解析、仿真行為、時(shí)序模型上，更是已達(dá)到主流商業(yè)仿真器水平；

　　穹景則基于Accellera PSS標(biāo)準(zhǔn)和高級(jí)驗(yàn)證方法學(xué)的融合，針對(duì)目前和將來(lái)復(fù)雜驗(yàn)證場(chǎng)景，自動(dòng)生成場(chǎng)景，降低對(duì)工程師手工編寫場(chǎng)景的經(jīng)驗(yàn)依賴，提高驗(yàn)證的場(chǎng)景覆蓋率和完備性；

　　穹瀚GalaxFV更是國(guó)內(nèi)率先采用高性能字級(jí)建模（Word-Level Modeling）方法構(gòu)建的形式化驗(yàn)證工具，在模型上已達(dá)到國(guó)際先進(jìn)水平，提高了易用性和使用效率，為形式化驗(yàn)證應(yīng)用于產(chǎn)業(yè)降低了門檻。

　　這些產(chǎn)品都已達(dá)到對(duì)應(yīng)領(lǐng)域的主流商業(yè)水平，甚至在部分性能指標(biāo)上已達(dá)到國(guó)際先進(jìn)水平。

　　芯來(lái)CEO彭劍英表示，“芯華章的驗(yàn)證工具，仿真器、智能驗(yàn)證PSS、形式化驗(yàn)證和原型驗(yàn)證，讓我們看到了國(guó)產(chǎn)EDA工具的希望。芯華章PSS工具能夠快速地構(gòu)建復(fù)雜場(chǎng)景，滿足SoC高覆蓋率的需求，特別是在我們的CPU驗(yàn)證，Cache一致性的高復(fù)雜場(chǎng)景下?！?/p>

　　厚積薄發(fā)的“芯華章”速度

　　眾所周知，EDA 是一個(gè)準(zhǔn)入門檻極高的高精尖領(lǐng)域，而驗(yàn)證的任何一個(gè)小錯(cuò)誤都可能造成流片失敗，甚至可能導(dǎo)致芯片公司喪失核心競(jìng)爭(zhēng)優(yōu)勢(shì)，因此，驗(yàn)證EDA一直是國(guó)內(nèi)EDA產(chǎn)業(yè)的短板。

　　發(fā)布會(huì)上，芯華章結(jié)合具體的應(yīng)用場(chǎng)景，進(jìn)行了新產(chǎn)品的實(shí)際使用演示，全方位展示新產(chǎn)品的使用過(guò)程和驗(yàn)證效果，收獲參會(huì)業(yè)界專家及產(chǎn)業(yè)合作伙伴們的高度認(rèn)同。芯華章新產(chǎn)品的發(fā)布仿佛給產(chǎn)業(yè)發(fā)展打下了一劑強(qiáng)心針。

　　據(jù)悉，芯華章于2020年3月成立，吸引了包含首席科學(xué)家T.C. Lin、EDA與算法專家YT Lin、系統(tǒng)設(shè)計(jì)EDA專家顏體儼、硬件驗(yàn)證專家陳蘭兵、動(dòng)態(tài)仿真及形式驗(yàn)證專家齊正華、驗(yàn)證專家朱洪辰等多位具備二、三十年EDA研發(fā)經(jīng)驗(yàn)的多位科學(xué)家與行業(yè)專家加盟。

　　本次產(chǎn)品發(fā)布，是芯華章團(tuán)隊(duì)交上的一份答卷。也代表著芯華章為中國(guó)芯片產(chǎn)業(yè)補(bǔ)短板的初心，踏出了扎實(shí)的第一步。

　　王禮賓表示，上述產(chǎn)品凝結(jié)了芯華章300名員工過(guò)去一年多來(lái)攻堅(jiān)克難、精誠(chéng)合作的成果，也得益于于華為海思、中興微電子、紫光展銳和天數(shù)智芯等一批國(guó)內(nèi)優(yōu)秀企業(yè)在這過(guò)程中無(wú)私地幫助，共同打磨、迭代、優(yōu)化產(chǎn)品，從而使得芯華章的首批產(chǎn)品得以順利問(wèn)世，并將面向國(guó)內(nèi)外集成電路設(shè)計(jì)企業(yè)。

　　“我們可喜地看到，成立不到兩年的芯華章就已經(jīng)推出了擁有自主知識(shí)產(chǎn)權(quán)，支持國(guó)產(chǎn)計(jì)算機(jī)架構(gòu)服務(wù)器的高性能集成電路設(shè)計(jì)工具，這些產(chǎn)品在部分指標(biāo)上已經(jīng)達(dá)到了國(guó)際先進(jìn)水平，能為國(guó)產(chǎn)芯片的研發(fā)工作提供更多的選擇，促進(jìn)國(guó)產(chǎn)集成電路產(chǎn)業(yè)鏈更安全的發(fā)展。”工程院院士沈昌祥評(píng)論說(shuō)。他進(jìn)一步指出，EDA領(lǐng)域需要深厚的技術(shù)積累。如今在國(guó)家政策支持和企業(yè)的不斷努力下，國(guó)產(chǎn)EDA正在不斷實(shí)現(xiàn)突破。

　　上月底，工業(yè)和信息化部發(fā)布《“十四五”軟件和信息技術(shù)服務(wù)業(yè)發(fā)展規(guī)劃》，規(guī)劃提出依托國(guó)家科技計(jì)劃，補(bǔ)齊產(chǎn)業(yè)短板，提升基礎(chǔ)能力。落實(shí)軟件企業(yè)稅收優(yōu)惠政策，持續(xù)完善惠企舉措?！耙?guī)劃”中指出，在此期間我們的主要任務(wù)之一就是聚力攻堅(jiān)基礎(chǔ)軟件，當(dāng)中就包括了電子設(shè)計(jì)自動(dòng)化軟件（EDA）。

　　按照“十四五”規(guī)劃，我們?cè)诮酉聛?lái)的幾年需要建立 EDA 開發(fā)商、芯片設(shè)計(jì)企業(yè)、代工廠商等上下游企業(yè)聯(lián)合技術(shù)攻關(guān)機(jī)制，突破針對(duì)數(shù)字、模擬及數(shù)?；旌想娐吩O(shè)計(jì)、驗(yàn)證、物理實(shí)現(xiàn)、制造測(cè)試全流程的關(guān)鍵技術(shù)，完善先進(jìn)工藝工具包。

　　由此可見，先人一步的芯華章必然會(huì)在國(guó)產(chǎn)EDA市場(chǎng)中持續(xù)扮演重要角色。

　　“未來(lái)，我們將繼續(xù)以用戶的需求進(jìn)化為核心，以技術(shù)創(chuàng)新為源動(dòng)力，采用敏捷開發(fā)、持續(xù)集成等先進(jìn)軟件開發(fā)流程，不斷打磨平臺(tái)及產(chǎn)品。這組”王炸“將是一個(gè)開始，希望可以讓我們的芯片產(chǎn)業(yè)實(shí)現(xiàn)‘王炸在手，驗(yàn)證自由’！”王禮賓最后說(shuō)。