先解釋一下標(biāo)題：做大芯片靠堆！

　　看清楚是堆，堆疊的堆，不是推，也不是誰(shuí)，更不是吹。

　　意思是要做一款超大芯片，可行的辦法是需要靠堆疊技術(shù)。

　　為什么要這么說(shuō)？

　　我們先從前一段時(shí)間刷屏的世界最大的芯片說(shuō)起。

　　8月20號(hào)IC界被一個(gè)重磅消息刷屏了：“Cerebras的WSE（Wafer Scale Engine），史上最大AI芯片誕生”。

　　關(guān)于這個(gè)芯片這里我們不再做具體介紹，可以參閱EETOP的相關(guān)報(bào)道：一片晶圓僅做一顆芯片！史上最大芯片誕生！1.2萬(wàn)億個(gè)晶體管

　　這顆巨型芯片采用的是WSI（Wafer-Scale Integration）技術(shù)，其實(shí)WSI并不是一個(gè)很新穎的技術(shù)，上世紀(jì)80年代，就有人做過(guò)類似的嘗試。結(jié)果顯而易見(jiàn)了，產(chǎn)品無(wú)法量產(chǎn)。WSI就是把一整塊芯片平鋪到一張晶圓上面。

　　Cerebras雖然做了很多技術(shù)創(chuàng)新，為WSI技術(shù)的量產(chǎn)應(yīng)用更進(jìn)了一步，但是依然有很多致命問(wèn)題沒(méi)有最終解決，比如：功耗問(wèn)題、良率問(wèn)題、封裝問(wèn)題、散熱問(wèn)題、芯片管腳引線等等。這些問(wèn)題很多是基本無(wú)法克服的！因此筆者認(rèn)為Cerebras還是更具備學(xué)術(shù)價(jià)值，至于量產(chǎn)還需要有很長(zhǎng)的路要走?；蛘呋静粫?huì)量產(chǎn)！

　　既然WSI做超大芯片并不是一條很好的技術(shù)路線，那么未來(lái)超大芯片的發(fā)展要靠什么技術(shù)呢？

　　更好的辦法就是采用3D堆疊封裝技術(shù)！

　　看上圖，這個(gè)是采用了英特爾最新封裝技術(shù)CO-EMIB制造的一顆芯片，大小近乎一個(gè)巴掌那么大，這顆芯片總共堆疊了3層，如果換成WSI方式，那么芯片面積也算是是相當(dāng)?shù)捏@人了。隨著技術(shù)的發(fā)展3D堆疊可以堆更多的層，芯片面積將可以繼續(xù)加大。所以可以想象采用3D堆疊方式制造超大芯片或?qū)⑹且粭l更好的技術(shù)路線。

　　3D堆疊封裝技術(shù)目前做的最好的應(yīng)該是英特爾和臺(tái)積電，其中又以英特爾的技術(shù)較為超前，所以接下來(lái)我們就以英特爾的先進(jìn)封裝作為主要的介紹及科普。

　　恰好9月4日，英特爾公司于上海召開(kāi)了“英特爾先進(jìn)封裝技術(shù)解析會(huì)”，會(huì)上英特爾介紹了未來(lái)主要的發(fā)展目標(biāo)和英特爾的六大技術(shù)支柱，并主要對(duì)封裝技術(shù)進(jìn)行了解析。EETOP記者受邀參加此次解析會(huì)。

　　接下來(lái)我們將本次解析會(huì)的主要內(nèi)容整理分享給大家?？匆幌卢F(xiàn)今最先進(jìn)的3D堆疊封裝技術(shù)，以及如何制造出一顆超大芯片。

　　出席本次解析會(huì)的演講嘉賓包括：英特爾公司集團(tuán)副總裁兼封裝測(cè)試技術(shù)開(kāi)發(fā)部門總經(jīng)理BabakSabi，英特爾院士兼技術(shù)開(kāi)發(fā)部聯(lián)合總監(jiān)Ravindranath (Ravi) V. Mahajan，英特爾封裝研究事業(yè)部組件研究部首席工程師Adel Elsherbini，英特爾制程及封裝部門技術(shù)營(yíng)銷總監(jiān)Jason Gorss。分享英特爾未來(lái)路線圖，特別是對(duì)封裝技術(shù)的整體愿景以及英特爾先進(jìn)封裝的最新技術(shù)做了詳細(xì)介紹。

　　以下科普內(nèi)容整理自9月4日EETOP參加的英特爾的先進(jìn)封裝解析會(huì)

　　英特爾的六大技術(shù)支柱：先進(jìn)封裝至關(guān)重要

　　在解析會(huì)上，首先由Jason Gorss對(duì)六大技術(shù)支柱做了詳細(xì)介紹

　　英特爾的六大技術(shù)支柱：制程和封裝，架構(gòu)，內(nèi)存和存儲(chǔ)，互連，安全，軟件。

　　1、制程&封裝

　　從上圖來(lái)看，在制程&封裝層面，之所以把制程&封裝放在最下面，因?yàn)樗梢哉f(shuō)是上面五大支柱的重要核心，也是我們最基礎(chǔ)的一個(gè)要素。在制程和封裝領(lǐng)域我們要做的創(chuàng)新集中在晶體管和封裝兩大領(lǐng)域，晶體管層面我們希望未來(lái)尺寸會(huì)越來(lái)越小，并且功耗越來(lái)越下降，這是我們晶體管領(lǐng)域主要的創(chuàng)新方向。芯片封裝在電子供應(yīng)鏈中看似不起眼，卻一直發(fā)揮關(guān)鍵作用。作為處理器和主板之間的物理接口，封裝為芯片的電信號(hào)和電源提供了一個(gè)著陸區(qū)。邁向以數(shù)據(jù)為中心的時(shí)代，先進(jìn)封裝將比過(guò)去發(fā)揮更重大的作用。

　　2、架構(gòu)

　　在架構(gòu)層面，英特爾過(guò)去一直通用的是X86架構(gòu)。在進(jìn)入到新時(shí)代以后，必須要掌握更多不同架構(gòu)的組合，以滿足更加專屬的特定領(lǐng)域的需求，包括像FPGA、圖像處理以及針對(duì)人工智能加速器等等。

　　3、內(nèi)存&存儲(chǔ)

　　在內(nèi)存和存儲(chǔ)領(lǐng)域，Jason Gorss表示，英特爾正面臨一個(gè)全新的瓶頸，希望可以開(kāi)發(fā)更加領(lǐng)先的技術(shù)和產(chǎn)品，可以繼續(xù)消除傳統(tǒng)內(nèi)存和存儲(chǔ)層級(jí)結(jié)構(gòu)中的固有瓶頸，同時(shí)也可以實(shí)現(xiàn)加速互連。

　　4、互連

　　在互連層面，其實(shí)不僅是數(shù)據(jù)的存儲(chǔ)，英特爾需要加大創(chuàng)新，數(shù)據(jù)之間的互連和流通也是非常重要的，這是為什么英特爾會(huì)在互連領(lǐng)域要投資不同層級(jí)的互連技術(shù)，希望可以更好滿足在數(shù)據(jù)層面或者是封裝內(nèi)的數(shù)據(jù)流通。

　　5、軟件

　　在軟件層面，英特爾已經(jīng)致力于實(shí)現(xiàn)最高的性能，但是至少還有另外兩個(gè)維度，英特爾可以進(jìn)一步大幅度提高性能，其中軟件就是非常重要的一個(gè)環(huán)節(jié)。英特爾在全球已經(jīng)有超過(guò)1.5萬(wàn)名工程師，可以說(shuō)遠(yuǎn)遠(yuǎn)超過(guò)其他任何一家市面上的主流企業(yè)了，英特爾也會(huì)繼續(xù)在軟件領(lǐng)域繼續(xù)大展拳腳，同時(shí)也會(huì)繼續(xù)加強(qiáng)軟件領(lǐng)域的創(chuàng)新。

　　6、安全

　　在最上層的安全層面，Jason Gorss坦言安全也是一切的核心，還有我們考慮的最重要的一點(diǎn)因素之一，做任何事情，任何創(chuàng)新技術(shù)，安全都是需要考慮的最重要的要素，因?yàn)樗梢詾槠渌磺械陌l(fā)展提供可靠的基礎(chǔ)。

　　Jason Gorss表示，在全部的六大技術(shù)支柱領(lǐng)域，可以說(shuō)市面上沒(méi)有任何一家企業(yè)可以像英特爾一樣，可以為所有客戶和相關(guān)方提供如此全面的解決方案。

　　英特爾先進(jìn)封裝測(cè)試技術(shù)開(kāi)發(fā)概覽

　　英特爾副總裁兼封裝測(cè)試技術(shù)開(kāi)發(fā)部門總經(jīng)理Babak Sabi 在會(huì)上為大家詳細(xì)介紹了英特爾最新封裝測(cè)試技術(shù)的開(kāi)發(fā)進(jìn)展，同時(shí)也從IDM廠商的優(yōu)勢(shì)、芯片封裝測(cè)試的全流程等方面為大家做了簡(jiǎn)單的科普。

　　IDM廠商的優(yōu)勢(shì)

　　Babak Sabi表示英特爾是一家垂直集成的IDM廠商，可以說(shuō)具備六大技術(shù)優(yōu)勢(shì)當(dāng)中的全部領(lǐng)域的專門技術(shù)細(xì)節(jié)。這也給英特爾提供了無(wú)與倫比的優(yōu)勢(shì)，從晶體管再到整體系統(tǒng)層面的集成，英特爾可以說(shuō)能夠提供全面的解決方案。

　　IDM廠商的優(yōu)勢(shì)

　　芯片封裝測(cè)試全流程

　　如圖所示，芯片的封裝測(cè)試會(huì)經(jīng)歷以下幾個(gè)步驟：

　　測(cè)試晶圓

　　選擇究竟是哪一種芯片會(huì)更適合這個(gè)單獨(dú)的晶圓硅片處理，將晶圓分割成更小的裸片；

　　硅片處理

　　硅片處理就是把晶圓分割成更加小的一些裸片

　　已知合格芯片（KGD）

　　基于已知合格芯片整個(gè)的工作流程，可以確保我們提交給客戶所有的芯片都是質(zhì)量合格的。在這里我們有具體的工具解決方案，主要就是會(huì)連接到裸片上的具體接口以及插口，通過(guò)這種方法來(lái)對(duì)裸片進(jìn)行測(cè)試。

　　封裝

　　將裸片結(jié)合基板以及其他的封裝材料共同封裝在一起。

　　測(cè)試

　　對(duì)完成封裝的芯片以及基板進(jìn)行統(tǒng)一的測(cè)試，確保它們可以正常運(yùn)作；

　　芯片完成

　　在完成階段會(huì)確保整個(gè)芯片包括封裝都會(huì)正常運(yùn)行，然后交付客戶。

　　英特爾還涉及到封裝其他的領(lǐng)域，來(lái)更好的提高性能，這里談及幾個(gè)，首先是有關(guān)供電。同時(shí)還有信號(hào)的傳導(dǎo)以及插座及連接器的開(kāi)發(fā)，還有機(jī)械完整性以及表面切裝工藝等的設(shè)計(jì)。最后還有高速的信號(hào)傳導(dǎo)以及封裝測(cè)試。

　　半導(dǎo)體行業(yè)發(fā)展確實(shí)是非常迅速，正是由于英特爾這些獨(dú)有的能力，可以幫助我們更好地預(yù)測(cè)高速發(fā)展的半導(dǎo)體行業(yè)可能會(huì)出現(xiàn)的各項(xiàng)問(wèn)題，并且及時(shí)進(jìn)行干預(yù)。

　　這是英特爾全部封裝技術(shù)的簡(jiǎn)單匯總。英特爾可以開(kāi)發(fā)非常小的封裝，這個(gè)裸片上面是疊了三層，非常小，非常薄，但是有三層，CPU還有底層的裸片，加上上層的存儲(chǔ)器單元。

　　小封裝也可以堆疊三層

　　Babak Sabi展示三層疊加的實(shí)例

　　下圖是一款比較大面積的封裝芯片，這個(gè)大面積封裝上面有10個(gè)小芯片連在了一起。它可以滿足我們以數(shù)據(jù)為中心的現(xiàn)代數(shù)據(jù)需求。

　　一款采用CO-EMIB封裝的大面積的芯片

　　Babak Sabi展示大面積封裝的實(shí)例

　　在把封裝好的芯片焊接到PCB版上，英特爾有非常完整的表面貼裝技術(shù)開(kāi)發(fā)產(chǎn)品線，通過(guò)表面貼裝技術(shù)在英特爾內(nèi)部的實(shí)現(xiàn)，可以確保所有的封裝在正式交付客戶之前都經(jīng)過(guò)完整的組裝以及測(cè)試。

　　最后簡(jiǎn)單做個(gè)小結(jié)，第一點(diǎn)其實(shí)在異構(gòu)集成時(shí)代的英特爾的IDM擁有無(wú)與倫比的優(yōu)勢(shì)。其次我們的開(kāi)發(fā)方案關(guān)注整體，而且又非常全面。我們希望所有的產(chǎn)品都可以非常輕松地集成在客戶的平臺(tái)上。

　　封裝技術(shù)的三個(gè)重點(diǎn)

　　英特爾院士兼技術(shù)開(kāi)發(fā)部聯(lián)合總監(jiān)Ravindranath（Ravi） V. Mahajan表示："為實(shí)現(xiàn)MCP（先進(jìn)的多芯片封裝架構(gòu)），英特爾的封裝并不算復(fù)雜，把多個(gè)功能內(nèi)部在封裝內(nèi)實(shí)現(xiàn)芯片和小芯片的連接，同時(shí)也可以幫助整體芯片實(shí)現(xiàn)單晶片系統(tǒng)和片上系統(tǒng)的功能。封裝技術(shù)的重點(diǎn)在于輕薄/小巧的客戶端封裝、高速信號(hào)和互聯(lián)微縮（密度和間距），為了做到這一點(diǎn)，我們必須要確保整個(gè)裸片上的小芯片連接必須是低功耗、高帶寬而且是高性能的。"

　　1、輕薄/小巧的客戶端封裝

　　Ravi Mahajan解釋道，已知具體的線路板上分別有CPU，GPU，電壓調(diào)節(jié)器以及內(nèi)存的子系統(tǒng)等，共用的面積大概是4000平方毫米，英特爾通過(guò)獨(dú)特的封裝技術(shù)，可以把尺寸縮小到不到700平方毫米。系統(tǒng)面積大幅減少，造成物理距離縮減，因此對(duì)電壓調(diào)節(jié)會(huì)做得更加高效，還可以帶來(lái)更加高速的信號(hào)傳遞。得益于上述說(shuō)到的高速的信號(hào)傳導(dǎo)，延遲也可以得到下降。

為了做到這一點(diǎn)所有的封裝都是非常非常小的，它必須要做到足夠的輕薄，而且足夠的小巧。但是在整個(gè)封裝內(nèi)，不同元件的信號(hào)傳遞必須要是非常高速的。除此之外我們也必須更好的在封裝內(nèi)部所有的裸片之間實(shí)現(xiàn)更加進(jìn)一步的互連微縮，必須要去縮短所有橋凸之間的間距，同時(shí)整個(gè)軟件的密度也進(jìn)一步得到提升。

　　英特爾其實(shí)還有另外一個(gè)封裝的優(yōu)勢(shì)，就是它支持多種節(jié)點(diǎn)的混合集成，一句話來(lái)說(shuō)就是英特爾在上面可以實(shí)現(xiàn)多個(gè)不同元器件的集成，它的尺寸也會(huì)變得繼續(xù)減少。前面一張片子給大家介紹的是在X軸還有Y軸上我們的面積可以縮小，但是除了X、Y軸平面的縮小之外，我們G軸也就是高度上也可以把它變得更矮一點(diǎn)。2014年的時(shí)候英特爾基本上一個(gè)PCB板的厚度在100微米左右，2015年已經(jīng)開(kāi)始實(shí)現(xiàn)了無(wú)核的技術(shù)，換句話說(shuō)英特爾的封裝就已經(jīng)是無(wú)核的了。在未來(lái)英特爾并不僅僅是把硅片疊到封裝上，而是把硅片直接放到封裝里面，這就是嵌入式橋接。由于先進(jìn)封裝技術(shù)的出現(xiàn)，英特爾也是行業(yè)的首家可以提出這套技術(shù)解決方案的提供商，可以讓系統(tǒng)變得更薄，同時(shí)也可以讓芯片的尺寸變得更小。

　　2、高速信號(hào)

　　Ravi Mahajan介紹道，信號(hào)實(shí)際上是在半導(dǎo)體芯片表面上傳遞進(jìn)行的，會(huì)受到金屬表面粗糙度影響。正因如此，英特爾擁有專門的制造技術(shù)大幅降低金屬表面的粗糙度，從而減少信號(hào)傳遞中的損耗，同時(shí)采用全新的布線方法，使其間串?dāng)_變得更加少。除此之外也會(huì)采用空隙布線，使得電介質(zhì)堆棧設(shè)計(jì)中兩者之間的傳導(dǎo)損耗更小。Ravi Mahajan表示，通過(guò)先進(jìn)封裝技術(shù)目前已經(jīng)可以達(dá)到112Gbps，未來(lái)將努力邁向224Gbps這一數(shù)量級(jí)。

　　3、互聯(lián)微縮（密度和間距）

　　Ravi Mahajan為現(xiàn)場(chǎng)記者介紹了兩個(gè)基礎(chǔ)概念，其一為3D互連，代表兩個(gè)裸片的縱向的疊加，另外一個(gè)為2D互連，代表兩個(gè)裸片的水平連接。前者導(dǎo)線數(shù)量較少傳輸速度較快，后者導(dǎo)線數(shù)量多傳輸速度較慢。

　　通過(guò)英特爾全方位互聯(lián)（ODI）技術(shù)，可以實(shí)現(xiàn)高速互聯(lián)，通過(guò)并行連接延遲會(huì)大幅下降，并且可以更好地改善速度。據(jù)Ravi Mahajan介紹，經(jīng)過(guò)良好設(shè)計(jì)的系統(tǒng)能耗可降低約10%。

　　為了做到這一點(diǎn)，必須要有先進(jìn)的封裝技術(shù)進(jìn)行配合，這也是為什么英特爾開(kāi)發(fā)封裝技術(shù)的重要原因。我們看的并不僅僅是我們封裝本身，也希望更好的分析裸片間的IO界面。英特爾其實(shí)也正在整線互連技術(shù)上快速的加代研發(fā)，2014年推出了AIB高級(jí)互連走線。每平方毫米Shoreline帶寬密度可以達(dá)到130，Areal帶寬密度可以達(dá)到150。同時(shí)針腳速度會(huì)達(dá)到2.0Gbps，物理層的能耗效率是0.85。

　　最近臺(tái)積電也是發(fā)布了自己的一個(gè)專門解決方案，叫做LIPINCON2，它的針腳速度可以達(dá)到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這項(xiàng)技術(shù)簡(jiǎn)稱MDIO，多裸片間接口技術(shù)，未來(lái)會(huì)繼續(xù)對(duì)它進(jìn)行優(yōu)化。

　　先進(jìn)的多芯片封裝架構(gòu)(MCP)

　　綜上所述，對(duì)高帶寬、低功耗IO鏈路的需求推動(dòng)了英特爾對(duì)先進(jìn)多芯片封裝（MCP）架構(gòu)的關(guān)注，接下來(lái)我們看一下英特爾目前先進(jìn)封裝的關(guān)鍵技術(shù)：

　　英特爾EMIB（嵌入式多芯片互連橋接）屬于2D封裝。

　　Foveros 為3D封裝技術(shù)利用高密度的互連技術(shù)，實(shí)現(xiàn)高帶寬、低功耗，并實(shí)現(xiàn)相當(dāng)有競(jìng)爭(zhēng)力的I/O密度。

　　英特爾Co-EMIB則是融合2D和3D，將更高的計(jì)算性能和能力連接起來(lái)，基本達(dá)到單晶片性能。

　　1、EMIB（嵌入式多芯片互連橋接）

　　提及2D芯片封裝及裸片間互連，一般考慮的是可以做到多薄，裸片間間距有多少。傳統(tǒng)有機(jī)封裝形式裸片上每毫米約有30個(gè)導(dǎo)線，利用先進(jìn)的制造技術(shù)可以將這個(gè)數(shù)字提升至100-150個(gè)，但若使用硅工藝的話，可以輕松將導(dǎo)線數(shù)量提升至200-400甚至是500-600。

　　從上圖可以看到硅中介層，中介層上會(huì)先選兩個(gè)硅的通孔。在這上面我們會(huì)放很多不同的裸片，然后再通過(guò)硅中介層連接到整個(gè)基板上。英特爾是拿一小塊硅中介層把它放在封裝里，這里可以給我們帶來(lái)非常大的優(yōu)勢(shì)，那就是我們只會(huì)在局部進(jìn)行高密度布線，而并不是在全部的芯片上進(jìn)行高密度布線。因?yàn)樽鳛楣柚薪閷游覀冊(cè)偻席B加裸片的時(shí)候，它必須是要比硅中介層要小，如果突破這點(diǎn)，它的成本要大幅上升。但是使用英特爾的方法我們可以有更大的封裝。

　　數(shù)據(jù)顯示，典型FCBGA（有機(jī)封裝）具體可達(dá)到32-48 IO/mm/層不等。英特爾目前正在開(kāi)發(fā)超高密度FCBGA（有機(jī)封裝）可將這個(gè)數(shù)字提升至64-256 IO/mm/層。而利用EMIB技術(shù)，可擁有256-1024 IO/mm/層。

　　2、Foveros（高密度微縮3D）

　　有源基礎(chǔ)裸片上面可在非常小的面積上進(jìn)行堆疊。而目前間距可做到50 μm，但是利用現(xiàn)有的先進(jìn)技術(shù)Foveros可以將此數(shù)值做到10 μm甚至更小，如若在此基礎(chǔ)上進(jìn)行完美的設(shè)計(jì)，IO就甚至可以達(dá)到從400至10000 IO/mm?，F(xiàn)在英特爾已有了制程和工藝可以在更小間距的環(huán)境下，在同樣的基礎(chǔ)裸片面積上搭載更多的單片。具體間距能有多么輕薄，舉個(gè)例子便是鉛筆的橫截面，換言之，可將這些非常輕薄的晶圓來(lái)進(jìn)行打造，并且進(jìn)行生產(chǎn)。

　　下面播放一個(gè)動(dòng)畫，介紹一下Foveros。

　　3、Co-EMIB（EMIB+Foveros）

　　簡(jiǎn)言之，Co-EMIB就是EMIB技術(shù)還有Foveros兩個(gè)技術(shù)之間的集成，使得2D和3D芯片進(jìn)行融合。作為Co-EMIB可以將超過(guò)兩個(gè)不同的裸片來(lái)進(jìn)行疊加，具體的疊加也可在水平和垂直方向?qū)崿F(xiàn)。這樣的話設(shè)計(jì)的靈活度更高，不同層面也可擁有不同的分割級(jí)，并且可將它放在同一個(gè)封裝內(nèi)進(jìn)行實(shí)現(xiàn)。

　　封裝互連技術(shù)

　　多芯片封裝的核心之一是封裝的互連技術(shù)，英特爾封裝研究事業(yè)部組件研究部首席工程師Adel Elsherbini介紹了英特爾的最新互聯(lián)技術(shù)。“在封裝互連技術(shù)方面，主要有兩種方式，一種把主要相關(guān)功能在封裝上進(jìn)行集成。其中一個(gè)就是把電壓的調(diào)節(jié)單元從母板上移到封裝上，通過(guò)這種方式實(shí)現(xiàn)全面集成的電壓調(diào)節(jié)封裝。另外一個(gè)是稱之為SOC片上系統(tǒng)分解的方式，我們會(huì)把具備不同功能屬性的小芯片來(lái)進(jìn)行連接，并放在同一封裝里，通過(guò)這種方法可以實(shí)現(xiàn)接近于單晶片的特點(diǎn)性能和功能?！?Adel Elsherbini稱，不管是選擇哪一種的實(shí)現(xiàn)路徑，都需要做到異構(gòu)集成和專門的帶寬需求，而異構(gòu)集成和專門的帶寬需求也可以幫助實(shí)現(xiàn)密度更高的多芯片集成。互連方面主要考慮進(jìn)一步降低延遲，上升帶寬。

　　具體微縮方向有三種，一種是用于堆疊裸片的高密度垂直互連，可以大幅度的提高帶寬，同時(shí)也可以實(shí)現(xiàn)高密度的裸片疊加。第二種是全局的橫向互連。在未來(lái)隨著小芯片使用的會(huì)越來(lái)越普及。第三個(gè)是全方位互連，可以實(shí)現(xiàn)之前所無(wú)法達(dá)到的3D堆疊帶來(lái)的性能。

　　1、高密度垂直互連

　　理想狀態(tài)下，一個(gè)多芯片封裝的性能會(huì)盡可能接近單晶片IC，但物理和成本限制驅(qū)動(dòng)著對(duì)互連和協(xié)議的選擇。

　　而高密度垂直互連主要是靠每平方毫米有多少個(gè)橋凸來(lái)進(jìn)行界定，不同小芯片上面還堆疊一些其他功能的芯片。之前Ravi Mahajan提到，芯片之間的互連間距是50 μm，基本上每平方毫米有400個(gè)導(dǎo)線接頭。

　　隨著摩爾定律的繼續(xù)推進(jìn)，芯片的尺寸可能會(huì)變得越來(lái)越小，這樣為了保證足夠的帶寬，必須要在導(dǎo)線上下功夫。所以整個(gè)小芯片尺寸變得越來(lái)越小，可以看到未來(lái)在微縮上應(yīng)該如何去做。其實(shí)隨著間距變得越來(lái)越短，傳統(tǒng)基于焊料的技術(shù)已經(jīng)快要到極限了，這就是我們?yōu)槭裁匆褂萌碌募夹g(shù)，其中一個(gè)就是混合鍵合。通過(guò)混合鍵合的方法，在間距上可以做到10 μm，除此之外在橋凸和互連密度上都可以做到更好。

　　高密度垂直互連具有多種優(yōu)勢(shì)，比如通過(guò)中介層對(duì)裸片進(jìn)行互連，裸片傳導(dǎo)需要通過(guò)互連引線進(jìn)行，間距逐漸微縮，使得電容更少、時(shí)延更低、串?dāng)_更少，因?yàn)殚g距變窄，電容和電壓在對(duì)等線高上，可以大幅降低功耗，大幅提高信號(hào)完整性和新能。

　　2、全橫向互連

　　全橫向互連會(huì)用每毫米的引線數(shù)量進(jìn)行衡量。英特爾現(xiàn)可做到在小芯片間的高密度互連，未來(lái)隨著小芯片尺寸越來(lái)越小，希望控制成本的同時(shí)，在整個(gè)封裝層面均實(shí)現(xiàn)小芯片互連。橫向互連需要考慮直線間距，直線間距越短，同樣面積就可以安裝更多硅片，信號(hào)傳導(dǎo)距離也越短?，F(xiàn)在，英特爾基本使用硅后端布線來(lái)實(shí)現(xiàn)。

　　使用有機(jī)中介層是更好的方案，因?yàn)樗裙璧某杀靖?。但是，用有機(jī)中介層有一個(gè)弱勢(shì)，就是必須要進(jìn)行激光鉆孔，而進(jìn)行激光鉆孔需要較大的捕獲焊盤，如果信號(hào)需在這些較大的焊盤間傳遞，它的密度就會(huì)受限，進(jìn)而影響其性能。為了解決這一挑戰(zhàn)，英特爾開(kāi)發(fā)了基于光刻定義的無(wú)未對(duì)準(zhǔn)通孔（ZMV），可實(shí)現(xiàn)導(dǎo)線和通孔寬度的一致，這樣就不需要焊盤進(jìn)行連接，也不會(huì)犧牲傳導(dǎo)速度。

　　圖中是具體的顯微結(jié)構(gòu)，右下角的是導(dǎo)線，左邊是通孔，使用英特爾仿真技術(shù)，可以實(shí)現(xiàn)孔寬和導(dǎo)線寬度的一致性。

　　3、全方位互連（ODI）

　　在常規(guī)的疊加方式下，下面的基礎(chǔ)裸片必須是較大的，它要大于上面疊加的所有小芯片的總和。

而通過(guò)ODI技術(shù)可以改變這一點(diǎn)，兩者之間可以進(jìn)行更好的協(xié)調(diào)，并且可以上下做到面積統(tǒng)一。

　　圖中是顯微結(jié)構(gòu)，右下角的是導(dǎo)線。左邊是通孔，使用英特爾仿真技術(shù)，可以實(shí)現(xiàn)孔寬和導(dǎo)線寬度的一致性。

　　全方位互連（ODI）可以帶來(lái)使得上下方基礎(chǔ)裸片帶寬速度特別快；小芯片可以直接獲得封裝的供電，無(wú)需中間通孔；基礎(chǔ)裸片無(wú)需比上方搭載小芯片的面積總和更大這些優(yōu)勢(shì)，結(jié)合之前介紹的架構(gòu)，可以將延遲降低2.5倍，功耗縮短15%，帶寬提高3倍。

　　Adel Elsherbini表示，這三種互連方式都可以提高每立方毫米上的功能并實(shí)現(xiàn)類似于單芯片的性能。

　　挑戰(zhàn)與發(fā)展

　　文章開(kāi)頭我們指出了WSI存在的一些技術(shù)問(wèn)題， 采用3D堆疊技術(shù)可以有效的解決掉其中的一些，但是對(duì)于散熱這個(gè)問(wèn)題，采用3D封裝依然需要重點(diǎn)考慮。Ravi Mahajan表示，目前英特爾已經(jīng)具有了一些重要的技術(shù)可以解決散熱問(wèn)題。比如：通過(guò)更好的減少在底部裸片上的熱區(qū)和熱點(diǎn)，也可以通過(guò)自己的單片分割技術(shù)來(lái)更好地解決散熱。

　　關(guān)于小芯片互連技術(shù)標(biāo)準(zhǔn)的后續(xù)發(fā)展，Ravi Mahajan目前還未存在小芯片互連的標(biāo)準(zhǔn)，對(duì)此Babak Sabi表示，在業(yè)界的確是要有一個(gè)整體的小芯片互連的標(biāo)準(zhǔn)，這也是為什么英特爾在2016年推出了AIB高級(jí)互連總線技術(shù)的一個(gè)重要原因，同時(shí)還有MDIO。MDIO目前為止還沒(méi)有正式公布，但是整體來(lái)講的確所有標(biāo)準(zhǔn)是都必須要進(jìn)一步進(jìn)行統(tǒng)一，并且建立起來(lái)，只有在一個(gè)統(tǒng)一的標(biāo)準(zhǔn)和小芯片互連的環(huán)境之下才能保持更高的帶寬，同時(shí)幫助我們進(jìn)一步滿足功耗上面的相關(guān)訴求。

　　另外，對(duì)于封裝行業(yè)標(biāo)準(zhǔn)化上，Ravi Mahajan表示，有關(guān)整個(gè)行業(yè)標(biāo)準(zhǔn)化的建立，現(xiàn)在已有大概有兩到三個(gè)機(jī)構(gòu)組織已經(jīng)開(kāi)始進(jìn)行初期的接觸還有交流了，但是還是在早期階段。Babak Sabi表示，在標(biāo)準(zhǔn)化方面的英特爾一直以來(lái)持非常支持的態(tài)度的，在未來(lái)不管我們是從哪一家廠商去購(gòu)買芯片，然后再進(jìn)行組裝或者是裝配，都會(huì)有標(biāo)準(zhǔn)化的接口，還有標(biāo)準(zhǔn)化的技術(shù)標(biāo)準(zhǔn)。不論是是在橋凸本身，在IO，甚至像面板尺寸本身都可以做到標(biāo)準(zhǔn)化，就像是現(xiàn)在在整個(gè)硅片領(lǐng)域所做的是一樣的，如果真的能夠建立起行業(yè)通用的標(biāo)準(zhǔn)，在未來(lái)經(jīng)濟(jì)成本也會(huì)進(jìn)一步獲得下降。