2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程（可兼容65nm IP、性能堪比40nm工藝），一度引發(fā)中國IC設計業(yè)的震動。而在日前于重慶舉辦的“中國集成電路設計業(yè)2012年會暨重慶集成電路跨越發(fā)展高峰論壇”上，富士通半導體又一次帶來驚喜，率先將已經(jīng)量產(chǎn)的成熟28nm先進工藝和設計服務帶給中國高端SoC設計業(yè)者。

圖1：富士通在重慶ICCAD上展示了成熟的28nm和40nm設計服務及國內(nèi)外實際量產(chǎn)案例，引發(fā)專業(yè)觀眾濃厚興趣。

    “55nm創(chuàng)新工藝制程（CS250L和CS250S）推出后中國客戶的反饋非常好，這和我們當初推出時的定位策略有關(guān)，如55nm transistor不變，65nm IP可以重用等，這使得以前65nm客戶可以很容易導入55nm制程?，F(xiàn)在已經(jīng)有2至3家消費類電子的用戶在使用了，預計明年初將會有3個Tape out。” 富士通半導體ASIC/COT業(yè)務市場部副經(jīng)理劉哲女士介紹說。

    如果說高性價比的55nm創(chuàng)新工藝制程是為了一解處于激烈競爭中的本土中小客戶IC設計之“渴”，那么此次富士通半導體帶來的成熟已經(jīng)量產(chǎn)的28nm半導體制造技術(shù)則是為幫助中國IC設計業(yè)應對高端先進制程SoC設計挑戰(zhàn)而生。

高端制程SoC設計的“N只攔路虎”

    當半導體制程進入40nm工藝節(jié)點以后，成本成為高端SoC設計企業(yè)面臨的第一只“攔路虎”。如下圖2所示為32nm/28nm及22nm/20nm工藝制程投資的各項費用，其中32nm/28nm工藝的收支平衡（Breakeven）為30-40M units，而22nm/20nm工藝的Breakeven更高達60-100M units，這樣高的半導體制造成本不只掐住了中小IC業(yè)者的喉嚨，也成為高端SoC設計廠商的巨大壓力。再加上IP方面不菲的投資以及整合驗證，財務風險可謂巨大。

圖2. 32nm/28nm及22nm/20nm工藝的Breakeven情況。

    雖然邁向尺寸更小的工藝節(jié)點實現(xiàn)了集成度和性能優(yōu)勢，但是設計和制造的復雜度也相應成倍增加， 這成為高端SoC設計企業(yè)面臨的第二只“攔路虎”。劉哲分析道：“28nm使得一切都變得非常復雜：Double patterning、Layout-dependent effects、New interconnect layers、Difficult design rules、Device variation、New transistors等等。而曾經(jīng)存在于半導體制造工藝中的諸如成本、產(chǎn)量、上市時間、盈利能力、可預測能力、低功耗（面積）、復雜性等各種問題現(xiàn)在也依然存在，不只存在，當工藝尺寸不斷縮小，還會使問題變得更加糟糕。”

    此外，不要忘記：Multi-source IP、混合信號和RF、3D-IC方法、系統(tǒng)級封裝等這些新的設計方法也會使SoC設計面臨更多的挑戰(zhàn)。

已量產(chǎn)的28nm技術(shù)獨占鰲頭

    早在上世紀90年代，富士通半導體就在中國大陸開始推廣ASIC方案和設計服務。針對不同時期不同的市場需求，該公司都有與之相適應的ASIC方案和設計服務。在本次ICCAD上，富士通半導體展示了其技術(shù)路線圖并重點展示了幫助中國高端SoC設計廠商克服上述40nm/28nm先進工藝制程設計挑戰(zhàn)的成熟技術(shù)和已量產(chǎn)實際案例。

圖3. 富士通半導體的高速及低功耗技術(shù)路線圖。

    在世界范圍內(nèi)，富士通半導體在40/28nm高端制程上的設計能力相比其他設計公司具有很大優(yōu)勢，并且富士通半導體在28nm IP上也處于領(lǐng)先位置。

    和TSMC的密切合作是富士通半導體在28nm上的優(yōu)勢之一。“富士通半導體在TSMC的28nm工藝上的Tape out數(shù)量也是名列前茅的，這使我們在對工藝制程的管理、優(yōu)化方面積累了大量經(jīng)驗。”劉哲介紹說

    例如剛開始的28nm工藝可能會有一些良率（yield）不穩(wěn)定的問題，通過和TSMC的項目合作，富士通提高了量產(chǎn)的良率，包括穩(wěn)定良率，在這方面取得了非常大的成果，這也是其若干客戶先進設計項目能夠量產(chǎn)的一個很重要因素。

    “量產(chǎn)與否，在半導體設計和制造領(lǐng)域是有質(zhì)的區(qū)別的?，F(xiàn)在市場上宣稱有28nm項目的設計服務廠商不少，但真正擁有能夠進入量產(chǎn)的28nm設計經(jīng)驗的可以說是寥寥無幾。而富士通半導體此次宣布的成熟已經(jīng)量產(chǎn)的28nm創(chuàng)新工藝技術(shù)（CS450HP、CS450G、CS450LP）正是為了將先進的高端ASIC方案和設計服務帶給中國廠商，以填補國內(nèi)市場在這個領(lǐng)域的空白。”劉哲表示。

IP的關(guān)鍵詞——廣泛性、高質(zhì)量

    不只在設計方面領(lǐng)先，在IP方面，富士通半導體也走在業(yè)界前列。富士通半導體提供種類齊全的完整IP系列，諸如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等等，其經(jīng)過驗證的28nm IP更是處于業(yè)內(nèi)領(lǐng)先。以下3張圖比較全面地展示了富士通半導體的IP。

圖4. 富士通半導體領(lǐng)先的28nm IP引人注目。

圖5. 富士通半導體IP路線圖：Peripheral IP/Functional IP。

圖6. 富士通半導體IP路線圖：ARM Core。

   富士通半導體的IP分為兩種，一種是富士通半導體自己開發(fā)的IP，另一種是從第三方購買的IP。在對IP的管理上，富士通半導體有它獨特的流程和方法，即IPV (IP Verification flow)，遵循這樣獨特的設計和驗證流程就可以保證打上富士通Logo的IP的質(zhì)量。這樣就在客戶和第三方IP提供商之間又加了一道保險。

    “舉個例子，富士通半導體和其他設計公司對IP設計要求的標準不同，我們驗證的corner會特別多，要求非常嚴格。這樣要pass這么多的corner，就一定要設計出非常有質(zhì)量的IP才可以，這是和其他公司的不同。還有驗證平臺的成熟度，驗證的覆蓋率都是決定IP質(zhì)量的關(guān)鍵因素，而富士通半導體本身又是一個IDM的公司，我們有自己的IC產(chǎn)品，對產(chǎn)品的嚴格質(zhì)量管控是長久以來的傳統(tǒng)和立身之本。這也適用于我們的IP和我們?yōu)榭蛻舳ㄖ频腁SIC。”富士通半導體劉哲表示。

    此外，富士通半導體經(jīng)過嚴格評估和量產(chǎn)驗證的廣泛IP能夠省去客戶去和不同IP供應商談判的精力和時間。由于富士通半導體擁有眾多合作伙伴和非常大的客戶群，因此能夠拿到更具優(yōu)勢的價格，這對資金壓力巨大的SoC設計廠商來講無疑非常重要。從芯片的風險角度講，一旦芯片出現(xiàn)IP的質(zhì)量問題，客戶也無需為此而在各個IP供應商之間周旋。從成本角度，富士通半導體所提供的打包IP方案也會幫助節(jié)省客戶初期的IP 投入。

通信、消費、高性能計算領(lǐng)域的成功案例

    事實勝于雄辯，劉哲通過3個典型的客戶案例展現(xiàn)了富士通半導體在高端工藝設計上的技術(shù)實力。這3個例子分別屬于三個不同的領(lǐng)域：通信、消費電子、高性能計算，并且均已實現(xiàn)量產(chǎn)。而這三個領(lǐng)域都是富士通半導體的傳統(tǒng)優(yōu)勢領(lǐng)域。

    富士通半導體是目前100G波分復用網(wǎng)絡的主要芯片設計方案提供者，是推動100G網(wǎng)絡商用的重要力量。劉哲舉第一個例子就是富士通半導體的一個基于標準CMOS技術(shù)，使用TSMC 40nm工藝的，世界上最快的56G?65Gsps ADC IP。據(jù)悉，此IP為光網(wǎng)絡傳輸中100G波分復用網(wǎng)絡的核心，已被國內(nèi)外領(lǐng)先光通信廠商所采用并量產(chǎn)，它的使用使得世界范圍內(nèi)的100G傳送網(wǎng)比預期提前兩年實現(xiàn)商用。

圖7：世界上最快的56G?65Gsps ADC IP。

    特別值得一提的是獨特的金質(zhì)底盤封裝（圖7）。之所以要采用這樣獨特的封裝，是因為類似這樣的通信網(wǎng)絡可能有億萬門的邏輯，不論是從設計規(guī)模還是功耗都很具有挑戰(zhàn)，所以不只對芯片本身的設計有要求，對芯片封裝的設計也有非常高的要求。金質(zhì)底盤是富士通半導體特別針對高功耗的芯片而特別設計的，此金質(zhì)底盤的Substrate有19層，這是業(yè)界非常領(lǐng)先的技術(shù)，也是富士通半導體所獨有的。

    第二個例子是世界上第一個采用28nm HPL（高性能低功耗）工藝的LTE/3G/2G 基帶IC(用于手機) ，來自排世界TOP3位置的通信廠商。由于特別使用了富士通半導體開發(fā)的低功耗methodology，其動態(tài)功耗降低了30%。

    此外，在設計方面，此基帶LSI還采用了富士通半導體的一系列IP，包括ARM11、DigRFV3、V4、HSIC、USB2.0等等。

    第三個例子是更加典型的28nm應用，即今年中剛發(fā)布的富士通半導體與Oracle合作開發(fā)的第10代處理器——SPARC64 X多核多線程處理器，它含有16個內(nèi)核，每核雙線程，在TSMC High Performance工藝上開發(fā)。面向服務器等高性能計算領(lǐng)域，處于世界領(lǐng)先地位。的，富士通半導體的SPARC CPU在國際上高性能計算領(lǐng)域很有代表性。

圖8.富士通半導體與Oracle合作開發(fā)的高性能處理器SPARC64 X。

    “隨著中國設計能力的提升，這些目前還很先進的技術(shù)在國內(nèi)的需求也逐步多起來，我們也看到了這種需求。所以透過此次ICCAD，富士通半導體通過展示這些有代表性的成功案例，希望可以和中國的潛在客戶進行交流，尋找合作的契機。” 富士通半導體亞太區(qū)研發(fā)部副總裁Vincent Shen表示。

系統(tǒng)方案節(jié)省客戶前期IP驗證時間

    此次ICCAD，富士通半導體還帶來了富士通半導體的系統(tǒng)解決方案，包括ARM-SoC Platform和系統(tǒng)原型開發(fā)套件（System prototyping kit），也引發(fā)中國IC設計業(yè)界的熱情“圍觀”。如下圖9所示。

圖9. 富士通半導體系統(tǒng)方案。

    富士通半導體系統(tǒng)原型開發(fā)套件可以對Cortex-A9平臺以及各種集成IP如CPU和外設進行評估；在ASIC開發(fā)的早期驗證期間對IP的質(zhì)量和互操作性進行評估，包括：PCIe/SATA/USB3.0/GbE；CPU效能的評估：Cortex-A9、R4F、M3。還能提供S / W開發(fā)：樣品的Linux驅(qū)動程序和OS移植服務。

    “以前客戶自己搭平臺驗證費時又耗力?，F(xiàn)在有了這樣的平臺將會大大縮短SoC設計前期的驗證時間，包括客戶自己搭平臺的時間也節(jié)省了，對客戶非常有意義。并且富士通半導體還能針對不同客戶的需求提供額外定制服務。”富士通半導體相關(guān)負責人表示。