頭條 2025年超半数手机SoC基于5nm及以下制程 3 月 24 日消息，Counterpoint 昨日表示，2025 年超过一半的全球智能手机 SoC 采用了 5nm 及以下工艺（注：以下称为“先进制程”）。随着苹果、高通、联发科今年各自推出 2nm 旗舰 AP 和中低端产品线的节点升级，这一比例有望上探 60%。 最新資訊 全部驳回！国产基带龙头翱捷科技公布诉讼事项最新进展 7月1日，国产基带龙头企业翱捷科技股份有限公司公布了其与被告上海移芯通信科技有限公司（以下简称“上海移芯公司”）、刘石等六被告侵害技术秘密纠纷两案最新诉讼事项进展。 發(fā)表于：2022/7/1 突发！苹果前高级律师承认参与内幕交易 非法获利超400万元 7月1日消息，据路透社报道，美国联邦检察官维卡斯·康纳（Vikas Khanna）于当地时间周四宣布，前苹果公司高级律师基尼·莱沃夫（Gene Levoff）已经承认参与了长达五年的内幕交易计划。 發(fā)表于：2022/7/1 雷军官宣小米电池管理芯片 7月1日，小米集团董事长雷军在微博官宣新的自研芯片——小米澎湃G1电池管理芯片。 發(fā)表于：2022/7/1 回归祖国25载：香港电子产业发展兴衰史 鲜艳的五星红旗飘扬在香港金紫荆广场上，7月1日，香港迎来回归祖国25周年的历史性时刻。 發(fā)表于：2022/7/1 一种低杂散低相噪频率源的设计与实现 为了降低频率综合器的相噪和复杂度，提出了一种新的低相噪频率综合器的设计方法。它利用谐波发生器产生低相噪的高频信号，同时采用集成压控振荡器的频率合成器芯片LMX2820来直接产生输出信号和反馈信号，反馈信号和低相噪高频混频后产生低频的反馈信号，通过这种内置混频来降低分频值的方式来实现低相噪。采用该方法实现的13.75 GHz~16.25 GHz(不包含15 GHz)频率合成器，其相噪指标优于-102 dBc/Hz@1kHz。 發(fā)表于：2022/7/1 C-R型多通道10 bit SAR-ADC设计 采用0.13 μm工艺，设计并实现了一款单端CR型分级的10 bit SAR-ADC。在设计中，CR型分级的采用显著降低了芯片面积，高5位的温度计码控制有效消除时钟溃通等误差，自举开关的设计提高了采样精度，前置放大器的高精度静态比较器有效降低失调、提升了转换精度。设计的ADC内核尺寸为580 μm×290 μm，后仿真结果显示，在采样率1 MS/s下，输入正弦信号200 kHz时，ENOB可达9.5位，EO=1 LSB。 發(fā)表于：2022/7/1 Yolo神经网络在集成电路焊盘布局规则检测上的应用研究 为探索深度学习在集成电路设计自动化上的应用，以电源和接地焊盘的排列规则作为检查案例，研究了Yolo v3神经网络在版图检查上的可行性。采用Python脚本批量生成版图样本图片，并使用LabelImg进行标签标记。使用TensorFlow框架编写了基于Yolo v3的版图检查器。结果显示，版图检查器在判断焊盘布局正确性上实现了高精确率与高召回率。此外，还通过调整版图的大小、形状、对称性与焊盘数目的方式对检查器进行了进一步测试。检查器仍表现卓越，体现出良好的扩展性。研究表明Yolo v3可以很好地找出焊盘布局的错误。深度学习在集成电路版图检查中的潜力大，值得继续探索。 發(fā)表于：2022/7/1 基于SiP技术的某分组件及测试系统设计与实现 系统级封装SiP已成为突破摩尔定律的主要技术路线，是未来武器装备小型化和多功能化的重要依托，在武器装备研制和应用领域具有广阔的市场和前景。针对区域信号目标识别系统轻量化、小型化、集成化、低功耗等要求，设计一种基于SiP技术的某分组件并为此开发一套自动化测试系统，通过该自动化测试系统对200多套产品进行试验，得出该产品性能稳定、可靠；轻量化、小型化、低功耗等要求也满足客户要求。 發(fā)表于：2022/7/1 谷歌前CEO：中国大陆地区或将成全球最大芯片产地 近日，谷歌前CEO施密特和《修斯底德陷阱》的作者艾利森联合撰文指出，如果美国不积极应对中国大陆地区芯片产业发展，到了2025年，中国大陆地区或将成为全球最大芯片产地。 發(fā)表于：2022/7/1 我国算力产业链市场达万亿级 哪些行业将受益 [ 预计“十四五”期间，大数据中心投资还将以每年超过20%的速度增长，累计带动投资超过3万亿元。 ] 發(fā)表于：2022/7/1 <…641642643644645646647648649650…>
