《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > C-R型多通道10 bit SAR-ADC設(shè)計(jì)
C-R型多通道10 bit SAR-ADC設(shè)計(jì)
2022年電子技術(shù)應(yīng)用第7期
鄧玉清1，牛洪軍2
1.中科芯集成電路有限公司，江蘇 無錫214035；2.無錫翼盟電子科技有限公司，江蘇 無錫214035
摘要： 采用0.13 μm工藝，設(shè)計(jì)并實(shí)現(xiàn)了一款單端CR型分級(jí)的10 bit SAR-ADC。在設(shè)計(jì)中，CR型分級(jí)的采用顯著降低了芯片面積，高5位的溫度計(jì)碼控制有效消除時(shí)鐘潰通等誤差，自舉開關(guān)的設(shè)計(jì)提高了采樣精度，前置放大器的高精度靜態(tài)比較器有效降低失調(diào)、提升了轉(zhuǎn)換精度。設(shè)計(jì)的ADC內(nèi)核尺寸為580 μm×290 μm，后仿真結(jié)果顯示，在采樣率1 MS/s下，輸入正弦信號(hào)200 kHz時(shí)，ENOB可達(dá)9.5位，EO=1 LSB。
中圖分類號(hào)： TN432
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.212235
中文引用格式： 鄧玉清，牛洪軍. C-R型多通道10 bit SAR-ADC設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2022，48(7)：44-48.
英文引用格式： Deng Yuqing，Niu Hongjun. A design of 10 bit C-R multi-channel SAR-ADC[J]. Application of Electronic Technique，2022，48(7)：44-48.
A design of 10 bit C-R multi-channel SAR-ADC
Deng Yuqing1，Niu Hongjun2
1.China Key System & Integrated Circuit Co.，Ltd.，Wuxi 214035，China； 2.Wuxi Imeng Electronic Technology Co.，Ltd.，Wuxi 214035，China
Abstract： This paper presents a design and implementation of a multi 10-bit successive approximation register anglog-to-digital converter(ADC) with a 0.13 μm technology. A C-R DAC optimization technique is utilized in proposed design to reduce the area of ADC. Using thermometer codes to reduces harmonic distortions due to clock feedthrough. Using bootstrapped switch to improve sampling accuracy. The comparator is designed using static architecture with preamplifiers to eliminate offset. The chip is 580 μm×290 μm. The post simulation show that with an sampling ratio of 1 MS/s,200 kHz signal, the ENOB is 9.5 bit and EO=1 LSB.
Key words : analog-digital conversion；thermometer code；C-R successive approximation；static amplifier；bootstrap switch

0 引言

    Flash A/D轉(zhuǎn)換器滿足高速高精度，可以實(shí)現(xiàn)GS/s的水平，主要用于軍工設(shè)計(jì)，例如雷達(dá)、衛(wèi)星通信等[1]。ΣΔA/D轉(zhuǎn)換器滿足低速高精度，主要用于音頻領(lǐng)域。流水線A/D轉(zhuǎn)換器滿足高速高精度，可以實(shí)現(xiàn)500 MS/s水平，主要應(yīng)用于高速儀表、視頻領(lǐng)域、網(wǎng)絡(luò)系統(tǒng)。積分型A/D轉(zhuǎn)換器滿足中等速度中等精度，主要用于低速儀表。逐次逼近ADC(SAR ADC)滿足中等速度中等精度，并且具有功耗低、面積小、復(fù)雜度低、易于集成SoC等優(yōu)勢(shì)，被廣泛應(yīng)用在數(shù)據(jù)采集、工業(yè)控制[1-2]。

    提高轉(zhuǎn)換速率可以通過增加比較器個(gè)數(shù)、采用異步控制等，但往往伴隨功耗和面積的更多開銷。隨著位數(shù)增加，傳統(tǒng)結(jié)構(gòu)的DAC面積呈指數(shù)增加，可以改變分段結(jié)構(gòu)來降低面積。為了降低失調(diào)，許多文章提到采用全差分結(jié)構(gòu)配合混合切換[3]，然而相比單端結(jié)構(gòu)會(huì)消耗更大的面積和功耗。在降低功耗上，有人通過采用動(dòng)態(tài)比較器，但動(dòng)態(tài)比較器帶來更大的失調(diào)，需要更為復(fù)雜的修調(diào)算法補(bǔ)償[4]。

    綜上，本文采用CR分級(jí)、溫度計(jì)碼、自舉開關(guān)、前置放大技術(shù)克服如上提到的缺點(diǎn)。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000004585。




作者信息：

鄧玉清1，牛洪軍2

(1.中科芯集成電路有限公司，江蘇 無錫214035；2.無錫翼盟電子科技有限公司，江蘇 無錫214035)




wd.jpg


此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。