《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 其他 > 設(shè)計應(yīng)用 > 一種進位鏈TDC的實現(xiàn)及其抽頭方式研究
一種進位鏈TDC的實現(xiàn)及其抽頭方式研究
2022年電子技術(shù)應(yīng)用第4期
李海濤1，李斌康1，2，田 耕1，2，阮林波1，2，呂宗璟1
1.西北核技術(shù)研究所，陜西 西安710024；2.強脈沖輻射環(huán)境模擬與效應(yīng)國家重點實驗室，陜西 西安710024
摘要： 采用Xilinx公司的Kintex-7內(nèi)部的進位鏈，實現(xiàn)了時間數(shù)字轉(zhuǎn)換器(Time to Digital Converter，TDC)。采用碼密度校準(zhǔn)方法對TDC進行逐位校準(zhǔn)，標(biāo)定了TDC的碼寬。碼密度校準(zhǔn)過程中發(fā)現(xiàn)，不同的進位鏈抽頭位置會導(dǎo)致TDC的碼寬不同、非線性不同，研究了2抽頭、4抽頭方式下的TDC的碼寬和非線性，在“0tap+3tap”的2抽頭方式下，TDC可以獲得較好的線性，時間分辨率為25 ps(對應(yīng)最低有效位(Least Significant Bit，LSB))，微分非線性范圍為-0.84~3.1 LSB，積分非線性范圍為-5.2~2.2 LSB。
中圖分類號： TN79
文獻標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.212120
中文引用格式： 李海濤，李斌康，田耕，等. 一種進位鏈TDC的實現(xiàn)及其抽頭方式研究[J].電子技術(shù)應(yīng)用，2022，48(4)：53-56，61.
英文引用格式： Li Haitao，Li Binkang，Tian Geng，et al. Research of a carry chain TDC and its tap method[J]. Application of Electronic Technique，2022，48(4)：53-56，61.
Research of a carry chain TDC and its tap method
Li Haitao1，Li Binkang1，2，Tian Geng1，2，Ruan Linbo1，2，Lv Zongjing1
1.Northwest Institute of Nuclear Technology，Xi′an 710024，China； 2.State Key Laboratory of Intense Pulsed Radiation Simulation and Effect，Xi′an 710024，China
Abstract： A time to digital converter(TDC) is implemented using carry chains in Xilinx Kinex-7 FPGA. FPGA-TDC is calibrated bin-by-bin through the code density calibration method. In the calibration process, it is found that different carry chain tap modes will lead to different code widths and nonlinearity of TDC. The code widths and nonlinearity of TDC in 2-tap and 4-tap modes are studied. In the "0tap + 3tap" 2-tap mode, the FPGA-TDC can obtain the optimal nonlinearity with a time resolution of 25 ps(corresponding to least significant bit(LSB)), differential nonlinearity(DNL) ranges -0.84~3.1 LSB, integral nonlinearity(INL) ranges -5.2~2.2 LSB.
Key words : carry chain；time to digital converter；code density calibration；tap method；thermometer code

0 引言

    時間是物理學(xué)的7個基本物理量之一[1]，在物理學(xué)發(fā)展中起到重要作用，精確地獲取研究對象的時間信息具有重要意義。對時間信息的獲取可以由時間數(shù)字轉(zhuǎn)換器(Time to Digital Converter，TDC)來實現(xiàn)，TDC將時間信息轉(zhuǎn)換為二進制數(shù)字編碼，輸出到后端分析，得到具體時間信息。TDC廣泛應(yīng)用在高能物理、衛(wèi)星授時、導(dǎo)航定位、數(shù)字通信、醫(yī)學(xué)成像等領(lǐng)域[2-5]。

    TDC有多種實現(xiàn)方法，包括直接計數(shù)法、時間間隔擴展法、時間幅度轉(zhuǎn)換法、多相位時鐘法、游標(biāo)法、抽頭延遲鏈法、差分延遲鏈法等，各種方法既可以獨立使用，又可以配合使用，實現(xiàn)從低精度到高精度、從細時間到粗時間的時間測量。從技術(shù)上劃分，TDC的實現(xiàn)可以分為模擬方法和數(shù)字方法；從平臺上劃分，TDC可以在專用集成電路平臺(Application Specific Integrated Circuit，ASIC)、FPGA等平臺上實現(xiàn)。ASIC-TDC的測量精度、穩(wěn)定性較高，一般都是針對某一特定場景應(yīng)用設(shè)計，不具有通用性和可擴展能力，并且開發(fā)ASIC芯片的周期很長；FPGA-TDC具有開發(fā)周期短、成本低、設(shè)計靈活等優(yōu)點，但是精度和穩(wěn)定性較差。隨著半導(dǎo)體制造工藝的進步，F(xiàn)PGA-TDC的測量精度和穩(wěn)定性等同步提高，實現(xiàn)高精度FPGA-TDC具有重要研究意義。

    目前，實現(xiàn)高精度FPGA-TDC的研究主要集中在幾個方面[2，6-9]：(1)FPGA-TDC的實現(xiàn)，使用FPGA內(nèi)部資源實現(xiàn)高精度TDC，把時間信息轉(zhuǎn)換成二進制數(shù)字編碼；(2)TDC碼寬的自動校準(zhǔn)，選擇合適的校準(zhǔn)方法，校準(zhǔn)TDC碼寬，降低FPGA制造工藝、工作電壓、工作溫度(Process、Voltage、Temperature，PVT)等對TDC的影響；(3)針對TDC碼寬的不一致性，如何降低測量誤差，進一步提高測試精度；(4)動態(tài)監(jiān)測并實時校準(zhǔn)TDC碼寬，針對特殊要求(如航天等)進行冗余設(shè)計等。對FPGA-TDC的研究主要集中在前述的第1、第3方面，在不同F(xiàn)PGA平臺上實現(xiàn)進位鏈TDC。受限于進位鏈的線性度，TDC的線性較差，導(dǎo)致時間測量精度下降。通過多鏈單次測量求平均[1，8，10]或者單鏈多次測量求平均[11-12]的方法，可以提高TDC的線性和時間測量精度。對TDC的碼寬的動態(tài)監(jiān)測、冗余設(shè)計等，一般應(yīng)用在航空航天等特殊領(lǐng)域[2]。對于單鏈TDC的碼寬校準(zhǔn)和抽頭方式方面(前述第2方面)，缺少較為深入的研究。




本文詳細內(nèi)容請下載：http://ihrv.cn/resource/share/2000004053。




作者信息：

李海濤1，李斌康1，2，田  耕1，2，阮林波1，2，呂宗璟1

(1.西北核技術(shù)研究所，陜西 西安710024；2.強脈沖輻射環(huán)境模擬與效應(yīng)國家重點實驗室，陜西 西安710024)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。