WWW夜插内射视频网站,乱人伦中文高清视频,2020亚洲а∨天堂在线观看

設(shè)計(jì)應(yīng)用

短溝道MOSFET的毫米波噪聲建模

短溝道MOSFET的毫米波噪聲建模[模擬設(shè)計(jì)][通信網(wǎng)絡(luò)]

基于40 nm MOSFET的器件物理結(jié)構(gòu)，建立了統(tǒng)一的MOSFET毫米波噪聲模型，以此來表征漏極電流噪聲、感應(yīng)柵極電流噪聲以及兩者之間的互相關(guān)噪聲的特性。通過將柵極過載效應(yīng)引入高頻噪聲模型，使得統(tǒng)一模型具有良好的平滑性、準(zhǔn)確性和連續(xù)性。最后，將所建模型的仿真結(jié)果與傳統(tǒng)的高頻噪聲模型進(jìn)行對(duì)比，并且對(duì)比所建模型與傳統(tǒng)模型的四噪聲參數(shù)以及實(shí)測(cè)的數(shù)據(jù)來驗(yàn)證模型的有效性和精準(zhǔn)性。

發(fā)表于：8/16/2018 12:58:00 PM

1.9 GHz低電壓低功耗CMOS射頻低噪聲放大器的設(shè)計(jì)

1.9 GHz低電壓低功耗CMOS射頻低噪聲放大器的設(shè)計(jì)[模擬設(shè)計(jì)][通信網(wǎng)絡(luò)]

針對(duì)1.9 GHz PHS和DECT無線接入系統(tǒng)的應(yīng)用，提出了一種可工作于0.9 V低電壓的CMOS射頻低噪聲放大器，并對(duì)其電路結(jié)構(gòu)、噪聲及線性度等主要性能進(jìn)行分析。該電路基于傳統(tǒng)的折疊結(jié)構(gòu)低噪聲放大器，利用晶體管線性補(bǔ)償技術(shù)，實(shí)現(xiàn)了低壓低功耗下的高線性度。采用TSMC 0.18 um CMOS工藝模型設(shè)計(jì)與驗(yàn)證。

發(fā)表于：8/16/2018 11:56:36 AM

基于高層次綜合工具的BIST控制器設(shè)計(jì)

基于高層次綜合工具的BIST控制器設(shè)計(jì)[EDA與制造][數(shù)據(jù)中心]

存儲(chǔ)器內(nèi)建自測(cè)試（MBIST）技術(shù)在存儲(chǔ)器測(cè)試中具有廣泛應(yīng)用，針對(duì)傳統(tǒng)寄存器傳輸級(jí)描述語言設(shè)計(jì)BIST控制器的過程相對(duì)繁瑣、專用EDA工具定義算法的靈活性差和電路結(jié)構(gòu)固定等問題，提出采用高層次綜合工具設(shè)計(jì)BIST控制器的方法。以SRAM為對(duì)象，采用C語言描述MARCH算法，并采取端口分配、流水線優(yōu)化和數(shù)組分割等優(yōu)化方案完善設(shè)計(jì)。最后借助FPGA平臺(tái)驗(yàn)證評(píng)估了高層次綜合工具輸出的RTL級(jí)代碼電路的功能可靠性和規(guī)?？煽匦?。相對(duì)于傳統(tǒng)的兩種方法，擺脫了算法實(shí)現(xiàn)和電路結(jié)構(gòu)設(shè)計(jì)的局限性，縮短了算法實(shí)現(xiàn)周期。

發(fā)表于：8/16/2018 11:54:00 AM

基于FPGA的實(shí)時(shí)QRS波檢測(cè)系統(tǒng)設(shè)計(jì)

基于FPGA的實(shí)時(shí)QRS波檢測(cè)系統(tǒng)設(shè)計(jì)[可編程邏輯][醫(yī)療電子]

根據(jù)在線心電信號(hào)自動(dòng)分析系統(tǒng)的實(shí)時(shí)性要求，提出了一種基于現(xiàn)場(chǎng)可編程門陣列的QRS波檢測(cè)解決方案和硬件結(jié)構(gòu)。該方案采用離散小波變換（DWT）算法結(jié)合閾值檢測(cè)算法進(jìn)行特征點(diǎn)提取，克服了傳統(tǒng)算法受噪聲、基漂、雜波等影響的缺點(diǎn)，邏輯簡(jiǎn)單，適合硬件實(shí)現(xiàn)。

發(fā)表于：8/16/2018 11:44:07 AM

Prewitt圖像邊緣檢測(cè)及邊緣細(xì)化的FPGA實(shí)現(xiàn)

Prewitt圖像邊緣檢測(cè)及邊緣細(xì)化的FPGA實(shí)現(xiàn)[可編程邏輯][通信網(wǎng)絡(luò)]

針對(duì)實(shí)時(shí)圖像處理的要求，使用FPGA對(duì)圖像數(shù)據(jù)流進(jìn)行在線Prewitt邊緣檢測(cè)。針對(duì)傳統(tǒng)算法需要人工給定閾值和產(chǎn)生的邊緣較寬的不足，用基于FPGA的自適應(yīng)閾值算法和非極大值抑制方法對(duì)邊緣檢測(cè)的結(jié)果進(jìn)行細(xì)化處理，提高了邊緣檢測(cè)的精度。

發(fā)表于：8/16/2018 11:32:54 AM

基于GPS的遠(yuǎn)程心電監(jiān)護(hù)定位系統(tǒng)的設(shè)計(jì)

基于GPS的遠(yuǎn)程心電監(jiān)護(hù)定位系統(tǒng)的設(shè)計(jì)[通信與網(wǎng)絡(luò)][醫(yī)療電子]

設(shè)計(jì)了一種基于GPS的遠(yuǎn)程心電監(jiān)護(hù)定位系統(tǒng)。提出了一種基于GPS的遠(yuǎn)程心電監(jiān)護(hù)定位系統(tǒng)的設(shè)計(jì),介紹其硬件結(jié)構(gòu)的總體框架, 重點(diǎn)介紹了心電監(jiān)護(hù)定位系統(tǒng)終端的硬件電路設(shè)計(jì)和軟件設(shè)計(jì)思想。該系統(tǒng)充分利用CDMA網(wǎng)絡(luò)的技術(shù)和資源優(yōu)勢(shì)實(shí)現(xiàn)對(duì)病人隨時(shí)隨地的監(jiān)護(hù)。

發(fā)表于：8/16/2018 11:16:51 AM

基于FPGA的新型高性能永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)

基于FPGA的新型高性能永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)[可編程邏輯][工業(yè)自動(dòng)化]

提出了一種基于FPGA的單芯片驅(qū)動(dòng)控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。

發(fā)表于：8/16/2018 11:12:00 AM

基于FPGA的方向?yàn)V波指紋圖像增強(qiáng)算法實(shí)現(xiàn)

基于FPGA的方向?yàn)V波指紋圖像增強(qiáng)算法實(shí)現(xiàn)[可編程邏輯][安防電子]

設(shè)計(jì)了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。采用寄存器傳輸級(jí)（RTL）硬件描述語言（Verilog HDL），利用時(shí)分復(fù)用和流水線處理等技術(shù)完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。系統(tǒng)通過了Modelsim的仿真驗(yàn)證，并在Terasic公司的DE2平臺(tái)上完成了硬件測(cè)試。

發(fā)表于：8/16/2018 11:07:14 AM

基于混沌特性的跳頻序列復(fù)雜度分析

基于混沌特性的跳頻序列復(fù)雜度分析[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

對(duì)于已有的跳頻序列復(fù)雜度分析方法，通過分析跳頻序列的混沌特性，提出了一種用關(guān)聯(lián)維數(shù)度量跳頻序列復(fù)雜度的方法，該方法能夠?qū)M足混沌特性的跳頻序列進(jìn)行復(fù)雜度分析，為跳頻序列復(fù)雜度的度量提供了一種新的參考依據(jù)。最后對(duì)基于L-G非連續(xù)抽頭模型和Logistic-Kent級(jí)聯(lián)映射構(gòu)造的跳頻序列進(jìn)行了基于混沌特性的復(fù)雜度分析，并對(duì)兩者的復(fù)雜度進(jìn)行了比較。

發(fā)表于：8/15/2018 5:28:00 PM

一種基于IEEE 802.11p系統(tǒng)的聯(lián)合粗細(xì)時(shí)間同步算法

一種基于IEEE 802.11p系統(tǒng)的聯(lián)合粗細(xì)時(shí)間同步算法[通信與網(wǎng)絡(luò)][汽車電子]

提出了一種基于IEEE 802.11p標(biāo)準(zhǔn)的在高速車載移動(dòng)環(huán)境下保持良好時(shí)間同步性能的聯(lián)合粗細(xì)時(shí)間同步方法。粗時(shí)間同步是基于短前導(dǎo)碼的自相關(guān)，細(xì)時(shí)間同步利用了滑動(dòng)窗口和互相關(guān)技術(shù)來完成準(zhǔn)確的時(shí)間同步。MATLAB仿真結(jié)果表明，所提出的方案在車輛速度為89.7 km/h與 200.1 km/h時(shí)比其他三種同步方案的誤比特率減少了12.5%；在車輛速度為126.3 km/h~200.1 km/h時(shí)，同步位置的均方差比其他三種同步方案減少了20.1%。

發(fā)表于：8/15/2018 5:25:00 PM