一種高線(xiàn)性調(diào)整率無(wú)電容型LDO的設(shè)計(jì)
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大小：529 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種1.8 V、70 mA片上集成的低功耗無(wú)電容型LDO(Low Dropout)電路。電路中采用了一級(jí)增益自舉運(yùn)放作為誤差放大器，通過(guò)消除零點(diǎn)的密勒補(bǔ)償技術(shù)提高了環(huán)路穩(wěn)定性；帶隙基準(zhǔn)源（BGR）采用了線(xiàn)性化VBE技術(shù)進(jìn)行高階補(bǔ)償，可以獲得溫度穩(wěn)定性更好的BGR，降低了BGR對(duì)線(xiàn)性調(diào)整率的影響。該設(shè)計(jì)采用HHNEC 0.13μm CMOS工藝（其中VTHN≈0.78 V、VTHP≈-0.9 V），整個(gè)芯片面積為0.33 mm×0.34 mm。測(cè)試結(jié)果顯示：在2.5 V~5.5 V電源供電下，LDO輸出的線(xiàn)性調(diào)整率小于2.14 mV/V，負(fù)載調(diào)整率小于1.56 mV/mA；在正常工作模式下，整個(gè)LDO消耗56μA靜態(tài)電流（其中測(cè)試用的放大器消耗電流約18 μA）。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。