基于導(dǎo)航基帶芯片的UART的設(shè)計(jì)和仿真
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>466 K
標(biāo)簽： FPGA 狀態(tài)機(jī) Verilog
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)了一款帶自動(dòng)波特率檢測且誤差較小的UART模塊，旨在獲得良好的通信功能。該模塊支持全雙工的串行數(shù)據(jù)傳輸和紅外通信功能，且支持DMA模式以減少CPU的占用時(shí)間。UART的發(fā)送和接收通道各有一個(gè)FIFO模塊。最后，利用Verilog語言的硬件實(shí)現(xiàn)方法在FPGA平臺(tái)上進(jìn)行了驗(yàn)證。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。