首頁
新聞
業(yè)界動態(tài)
新品快遞
高端訪談
AET原創(chuàng)
市場分析
圖說新聞
會展
專題
期刊動態(tài)
設計資源
設計應用
解決方案
電路圖
技術(shù)專欄
資源下載
PCB技術(shù)中心
在線工具庫
技術(shù)頻道
模擬設計
嵌入式技術(shù)
電源技術(shù)
可編程邏輯
測試測量
通信與網(wǎng)絡
行業(yè)頻道
工業(yè)自動化
物聯(lián)網(wǎng)
通信網(wǎng)絡
5G
數(shù)據(jù)中心
信息安全
汽車電子
大學堂
期刊
文獻檢索
期刊投稿
登錄
注冊
首頁
Verilog相關資源
格式
資料名稱
上傳時間
西電verilog實驗報告
2022-07-01
verilog hdl教程135例
2018-07-03
verilog學習資料
2018-07-02
華為verilog基本電路指導書
2017-11-22
Design Safe Verilog State Machine(
2017-09-11
Verilog編碼中的非阻塞性賦值
2017-07-21
數(shù)電Verilog相關課件
2017-07-15
Verilog HDL硬件描述語言
2017-04-18
用Verilog實現(xiàn)8255芯片功能
2017-01-12
基于DE2開發(fā)板的計算器設計
2015-08-13
fpga開發(fā)板DE2實驗講義
2015-08-13
DE2中文用戶手冊
2015-08-13
DE2平臺應用及DSP_Builder技術(shù)
2015-08-13
DE2平臺應用
2015-08-13
DE2開發(fā)板說明書
2015-08-13
DE2開發(fā)板管腳分配圖
2015-08-13
DE2_實驗練習解答—lab6_Adders_Subtr
2015-08-13
DE2_實驗練習解答—lab5_Clocks_and_T
2015-08-13
DE2_實驗練習解答—lab4_counters【ve
2015-08-13
DE2_實驗練習解答—lab_3:鎖存器、觸
2015-08-13
DE2_實驗練習解答—lab_2:數(shù)字和顯示
2015-08-13
DE2_實驗練習解答—lab_1_(Digital_Lo
2015-08-13
基于導航基帶芯片的UART的設計和仿真
2013-04-10
?
1
?
活動
【征文】2025電子系統(tǒng)工程大會“數(shù)據(jù)編織”分論壇征文通知
【技術(shù)沙龍】聚焦數(shù)據(jù)資產(chǎn)——從技術(shù)治理到價值變現(xiàn)
【熱門活動】2025中國西部微波射頻技術(shù)研討會
【熱門活動】2025年數(shù)據(jù)要素治理學術(shù)研討會
【技術(shù)沙龍】網(wǎng)絡安全+DeepSeek
熱門下載
2025第三屆中國電子系統(tǒng)工程大會數(shù)據(jù)編織分論壇征文論文模板
Virtuoso Schematic Migration在模擬電路遷移中的應用
第三屆電子系統(tǒng)工程大會第一輪通知
基于深度學習的物聯(lián)網(wǎng)入侵檢測系統(tǒng)綜述
基于人臉檢測跟蹤和輸入噪聲過濾的rPPG信號實時提取方法
W波段高集成多通道多功能封裝模塊研究
熱門技術(shù)文章
LSTM與Transformer融合模型在時間序列預測中的應用研究
電力物聯(lián)網(wǎng)智能巡檢業(yè)務與無線通信適配技術(shù)研究
基于FPGA的多通道橇載數(shù)據(jù)采集存儲系統(tǒng)設計
基于多尺度伸縮卷積與注意力機制的光伏組件缺陷分割算法
基于FPGA的音頻Sigma-Delta調(diào)制器設計與實現(xiàn)
貿(mào)澤電子開售Molex的航空航天解決方案
網(wǎng)站相關
關于我們
聯(lián)系我們
投稿須知
廣告及服務
內(nèi)容許可
廣告服務
雜志訂閱
會員與積分
積分商城
會員等級
會員積分
VIP會員
關注我們
Copyright ? 2005-
2024
華北計算機系統(tǒng)工程研究所版權(quán)所有
京ICP備10017138號-2