DE2_實(shí)驗(yàn)練習(xí)解答—lab_3：鎖存器、觸發(fā)器和寄存器(digital_Logic)(DE2)(quartus_II)
所屬分類：解決方案
上傳者：hbcxzcj
文檔大小：545 K
標(biāo)簽： Altera Verilog Quartus II
所需積分：0分積分不夠怎么辦？
文檔介紹：Altera的FPGA含有可供用戶使用的觸發(fā)器電路。在Part IV演示如何使用它。這里探討如何不使用專用觸發(fā)器來創(chuàng)建存儲單元。圖1描述了門控鎖存器電路。可用門級電路或表達(dá)式來描述。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。