DE2_實(shí)驗(yàn)練習(xí)解答—lab6_Adders_Subtractors_and_Multipliers_[Veriglog]_[Digital_logic]
所屬分類(lèi)：解決方案
上傳者：hbcxzcj
文檔大小：579 K
標(biāo)簽： Altera Verilog Quartus II
所需積分：0分積分不夠怎么辦？
文檔介紹：這部分，很簡(jiǎn)單，由2的補(bǔ)碼表示可知，減法運(yùn)算變?yōu)榧臃?，只需要在part I加一個(gè)控制信號(hào)add_sub,并將其作為cin，當(dāng)其為1時(shí)，即為減法。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。