全數(shù)字鎖相環(huán)的設(shè)計 | |
所屬分類:參考設(shè)計 | |
上傳者:sidney | |
文檔大?。?span>103 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上,提出了一種利用FPGA設(shè)計一階全數(shù)字鎖相環(huán)的方法,并給出了關(guān)鍵部件的RTL可綜合代碼,并結(jié)合本設(shè)計的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程,最后對一些有關(guān)的問題進(jìn)行了討論。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2