| Altera FPGA_CPLD設(shè)計基礎(chǔ)篇 | |
| 所屬分類:解決方案 | |
| 上傳者:scorpio | |
| 文檔大?。?span>24559 K | |
| 標(biāo)簽: FPGA | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:本書涵蓋了所有Altera主流FPGA/CPLD硬件結(jié)構(gòu)與特點(diǎn),詳盡地討論了Quartus II與第三方EDA工具的設(shè)計方法,系統(tǒng)闡述了Altera可編程邏輯設(shè)計優(yōu)化技術(shù)。 | |
| 現(xiàn)在下載 | |
| VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2