頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 赛灵思针对工业自动化简化实时以太网网络开发 北京 —— 全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX)）日前在德国纽伦堡召开的 2010 年全球嵌入式展览会（Embedded World 2010）上推出业界首款专门针对工业自动化系统设计优化的特定市场目标设计平台。该平台基于赛灵思低成本、低功耗 Spartan®-6 现场可编程门阵列 (FPGA)，可加速实时以太网网络的开发，让让工业企业到工厂车间也能拥有高速连接和高可靠通信。 發(fā)表于：2010/3/19 二维FIR滤波器的FPGA实现 对二维信号实时处理涉及大量的复数运算且对运算速度要求很高，因此二维有限长单位脉冲响应滤波器(2D—FIR)的结构比一维滤波器要复杂得多。通过对二维滤波器重要运算单元复数乘法的分析、优化减小了其所需实数乘法器的个数。采用Quartus II软件综合可以得到算法优化后的二维滤波器占用逻辑资源减少了16％，工作速度提高了13％。 發(fā)表于：2010/3/19 基于FPGA实现DSP与RapidIO网络互联 在密集型实时信号处理应用中，DSP 由于其本身结构特点具有不可替代的位置。但是遗憾的是目前很多DSP不具有RapidIO 接口，而且也没有ASIC 能够为这些DSP提供RapidIO接口。为了在RapidIO 网络中充分利用DSP 数据处理的优势，我们采用FPGA 做一个转接桥逻辑，将DSP 的总线连接到一个RapidIO 的IP 核，从而实现DSP 和RapidIO 网络的互联。 發(fā)表于：2010/3/19 AES算法的可配置硬件结构设计与实现 在分析AES算法的基础上，介绍了该算法各模块的设计实现方法，并将加解密运算结构设计为1个统一的结构。通过对密钥生成算法的分析，将3种密钥长度的密钥生成算法进行了可配置设计，使该设计能够实现加解密功能。该设计通过了FPGA仿真验证，与传统设计方案相比大大减小了硬件资源的消耗。 發(fā)表于：2010/3/18 基于FPGA的PCI总线接口硬件调试策略 Signal TapⅡ逻辑分析器集成到QuartusⅡ设计软件中，能够捕获和显示可编程单芯片系统(SOPC)设计中的实时信号状态，这样，开发者就可以在整个设计过程中以系统级速度观察硬件和软件的交互。Signal TapⅡ可支持多达1024个通道，采样深度高达128KB，每个分析器均有1O级触发输入／输出，从而增加了采样的精度。 發(fā)表于：2010/3/18 基于CPLD器件在时间统一系统中的应用 随着电子技术的发展，对遥测信号的帧结构的可编程度、集成度的要求越来越高，用于时间统一系统的B码源的设计也趋于高度集成化。为了适应现代靶场试验任务的要求，我们采用Altera的CPLD器件，将用于产生B码的各种门电路集成在一个芯片，通过高度集成的系统可以用于产生标准的串行时间码向测量设备发送，测量设备对接收到的B码进行解调能产生出系统所需的绝对时间和各种控制信号。此B码产生系统可作为基地设备检测调试用，也可作实践教学设备。 發(fā)表于：2010/3/17 JPEG2000 MQ编码器的设计与实现 提出了一种JPEG2000 MQ编码器的硬件设计方案。通过状态更新超前预测、前导零检测、重归一化超前预测等方法以及字节输出的改进处理，使MQ编码器的工作速率可达1CxD/cycle。同时对各流水段中的路径进行优化改进，提高了系统的最高时钟频率。采用Verilog语言进行RTL级描述，并在Altera的FPGA上进行了仿真验证。结果表明，在Altera的EP2S60F67214上，该MQ编码器的最高工作时钟频率可达65.19 MHz。 發(fā)表于：2010/3/17 基于FPGA的永磁同步电机控制器设计 提出一种基于FPGA的永磁同步电机控制器的设计方案，该设计可应用于具有高动态性能要求的永磁同步电机伺服控制系统。为提高伺服控制系统的实时性，简化电路及节省成本，该系统设计采用Ahera公司生产的CycloneIII EP3C25Q240C8型FPGA器件实现电机控制器。嵌入NiosⅡCPU软核配合片内硬件乘法器及可编程逻辑门阵列，实现软硬件协同工作。通过QuartusⅡ软件自带的SignalTaplI嵌入式逻辑分析仪进行板上调试验证，得到带有死区输出的PWM波形。该PWM波形可用于电机驱动。 發(fā)表于：2010/3/17 航空电子系统设计中FPGA技术的应用 现代FPGA的强大功能使其成为MIL-STD -1553设计的理想选择，这就是Condor Engineering推出FlightCORE的原因。FlightCORE是一种允许设计人员在各种Altera和Xilinx的FPGA中轻松实现无版权的实例化设计的MIL-STD-1553 IP。 發(fā)表于：2010/3/16 基于Verilog计算精度可调的整数除法器的设计 目前，实现除法器的方法有硬件实现和软件实现两种方法。硬件实现的方法主要是以硬件的消耗为代价，从而有实现速度快的特点。用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计性能，而设计高效实用的算法是除法器的关键，故除法器的算法研究成为现今热点。 發(fā)表于：2010/3/16 <…480481482483484485486487488489…>
