真实处破女刚成年免费,国产一线99在线

全面升級！鼎陽科技發(fā)布SDG1000X Plus任意波形發(fā)生器

發(fā)表于：2024/5/29

比利時imec推出基于現(xiàn)有制造工具的超導處理器

5 月 27 日消息，據(jù)外媒 IEEE Spectrum 近日報道，比利時 imec 微電子研究所成功開發(fā)出了基于現(xiàn)有 CMOS 制造工具的超導處理器。該超導處理器的基本邏輯單元和 SRAM 緩存單元均基于一種名為 " 約瑟夫森結(jié)（Josephson junction）" 的特殊結(jié)構(gòu)。

發(fā)表于：2024/5/28

若愚科技：九天機器人大腦已完成多智能體驗證

哈工大系科技公司推出若愚·九天機器人大腦，已完成多智能體驗證

發(fā)表于：2024/5/28

美光計劃投資逾50億美元在日建廠

美光計劃投資逾50億美元在日建廠最快2027年投入運營

發(fā)表于：2024/5/28

被蘋果踢出蘋果供應鏈：超30年歷史晶圓廠面臨出售關閉

發(fā)表于：2024/5/28

猝發(fā)重頻高壓大功率脈沖充電電源研制

針對電感隔離型重頻Marx發(fā)生器的充電需求，研制了一臺猝發(fā)重頻高壓大功率脈沖充電電源。該電源采用直流電源+儲能電容+晶閘管開關+脈沖變壓器的技術路線，設計指標為充電電壓為90 kV，充電電流1 kA，充電重復頻率1 Hz～100 Hz可調(diào)，猝發(fā)工作時最大充電次數(shù)為5次。首先介紹了充電電源的工作原理，進行了電路參數(shù)計算和結(jié)構(gòu)設計，得到了晶閘管、初級電源和脈沖變壓器等主要器件的參數(shù)。然后試制組裝了一套電源，并進行了實驗驗證：對等效總電容量為0.7 μF的緊湊型Marx發(fā)生器充電時，充電電壓90 kV，充電時間小于120 μs，充電重復頻率10 Hz。該電源的研制成功對高功率重復頻率脈沖功率源的進一步小型化具有重要意義。

發(fā)表于：2024/5/27

一種高效率行波管高壓電源的設計與實驗研究

針對6~18 GHz 50 W超小型微波功率模塊，提出了一種半橋LLC諧振多級高壓變換電路。通過對半橋LLC諧振變換器設計和基于改進型3型相位補償器反饋回路的研究，將低壓48 V升壓為行波管陰極和三級降壓收集極所需的4路穩(wěn)定高壓，整體高壓效率相對于同功率量級微波功率模塊從92%提升至95%。實測電源在輸入電壓44~52 V范圍內(nèi)最高效率達到95%，最低效率超過92%，電源在空載和滿載之間切換時陰極電壓輸出變化小于1 V。

發(fā)表于：2024/5/27

基于深度學習的可視化圖表分類方法研究

可視化圖表的分類研究對于圖表理解和文檔解析具有很大的意義。分別通過爬蟲和軟件生成的方式，構(gòu)建了兩個包含16類常見圖表的數(shù)據(jù)集，該數(shù)據(jù)集在數(shù)量、類型和樣式豐富性上具有一定的優(yōu)勢。在3個數(shù)據(jù)集上實驗對比了Transformer架構(gòu)和卷積神經(jīng)網(wǎng)絡架構(gòu)的模型，結(jié)果表明Transformer架構(gòu)在圖表分類任務上具有一定優(yōu)勢。基于Swin Transformer模型，設計了多種數(shù)據(jù)增強策略，在增加模型泛化性的同時也引入了分布差異；通過對不同策略訓練出的模型預測進行均值融合，同單模型相比分類性能有較大提升。在6個測試集上對集成模型進行了測試，分類準確率均大于0.9；對于圖像質(zhì)量高、視覺形式簡單的生成圖表，模型分類準確率接近1。

發(fā)表于：2024/5/27

基于Modbus協(xié)議的濕度檢定系統(tǒng)設計

為了提高濕度計量的工作效率和數(shù)字化安全管理水平，設計了一種基于Modbus協(xié)議的濕度檢定系統(tǒng)。該系統(tǒng)依托Modbus RTU協(xié)議模式、精密露點儀數(shù)據(jù)格式和Agilent34401A數(shù)字萬用表可編程儀器的標準命令協(xié)議，實現(xiàn)了濕度發(fā)生器自動控制，提高了檢定效率和數(shù)據(jù)安全性。濕度檢定系統(tǒng)檢定結(jié)果的擴展不確定度為1.3%。采用測量儀器特性評定和傳遞比較法對系統(tǒng)測量結(jié)果進行驗證，測量結(jié)果均驗證通過，表明系統(tǒng)可進行業(yè)務化應用。

發(fā)表于：2024/5/27

三種石英晶體諧振器頻率測試方法對比分析研究

測試石英晶體諧振器頻率的傳統(tǒng)方法有間接計算法、信號源起振法和網(wǎng)絡分析儀法，三種方法各有大的缺陷。根據(jù)石英晶體諧振器頻率的特點，提出三種新的測試方法：示波器測試法、頻率計測試法和頻譜儀測試法。這三種方法在基本測試原理、設備配置要求、測試精度和適用環(huán)境等方面存在差異。對三種方法的優(yōu)缺點進行了詳細比較，并針對不同應用條件提出了選用建議：如果只單純測量石英晶體諧振器頻率，選用頻譜儀測試法；如果需要測量頻率的同時還需要知道頻率的特性等內(nèi)容，宜選用頻率計測試法；示波器測試法則可用在對石英晶體諧振器頻率定性的粗測。此外，還根據(jù)各自的優(yōu)勢探討了儀器協(xié)作測試的可能性。

發(fā)表于：2024/5/27

基于Innovus改善芯片繞線資源的電源網(wǎng)絡布線方法

隨著集成電路的集成度越來越高，芯片的面積越來越小，芯片內(nèi)單元密度會隨之增加，這將為芯片的后端物理設計帶來諸多的挑戰(zhàn)。其中芯片面積的減小直接影響布線資源，導致布線擁塞，以此造成芯片線路無法繞通以及時序和串擾的問題。提出了一種改進的電源網(wǎng)絡的布線方法，極大提升了信號線的走線空間利用率，有效解決了高集成度芯片的短路問題。

發(fā)表于：2024/5/27

一種低峰均功率比的數(shù)字梳狀譜模塊設計

為了提高多通道接收機的通道間誤差校準效率，設計并實現(xiàn)了一種低峰均功率比的數(shù)字梳狀譜校準源模塊。該模塊基于FPGA+DAC的硬件結(jié)構(gòu)，采用軟件DDS原理方式來產(chǎn)生梳狀譜信號。為了降低梳狀譜信號的峰均功率比，利用遺傳算法對信號的各個子載波的初始相位進行了優(yōu)化，計算出一組優(yōu)于代數(shù)次優(yōu)解的初始相位組合，將峰均功率比從次優(yōu)解的4.98 dB降低到了3.98 dB，同時提高了梳狀譜信號的子載波功率和帶外雜散抑制，優(yōu)化了梳狀譜模塊的信號質(zhì)量。該模塊在梳狀譜信號輸出范圍170 MHz~230 MHz，頻譜間隔1 MHz情況下，子載波功率為-35.5 dBm，帶外雜散抑制為64 dBc，完全滿足校準源指標要求。

發(fā)表于：2024/5/27

基于ADS的微系統(tǒng)電源完整性仿真及優(yōu)化

隨著芯片制造技術和封裝技術的發(fā)展，電子產(chǎn)品內(nèi)部的器件集成度和信號速度在持續(xù)提高，微系統(tǒng)成為一種新興的形式，這導致了對電源完整性的要求不斷提高。不合理的電源完整性設計將會給電源質(zhì)量和信號質(zhì)量帶來極大的干擾，甚至會使系統(tǒng)崩潰。針對所設計的多芯片微系統(tǒng)設計進行了電源完整性的仿真，并利用基板、PCB去耦電容網(wǎng)絡協(xié)同去耦的方式對電源分配網(wǎng)絡阻抗進行了優(yōu)化，解決了微系統(tǒng)內(nèi)部的空間有限與去耦電容需求量大的矛盾，保證了微系統(tǒng)的電源完整性。

發(fā)表于：2024/5/27

基于FPGA的視頻圖像去霧算法的優(yōu)化與實現(xiàn)

在惡劣天氣條件下采集的圖像存在對比度差、清晰度下降等問題。圖像質(zhì)量的惡化制約著計算機視覺的準確性和自動化任務的效率。給出了一種基于限制對比度自適應直方圖均衡（Contrast Limited Adaptive Histogram Equalization， CLAHE）與改進多尺度Retinex （Multi-Scale retinex，MSR）的圖像去霧算法。該算法將輸入的含霧降質(zhì)圖像先經(jīng)過CLAHE算法處理，再用MSR算法處理，對圖像MSR算法處理時，引入Gamma校正因子估計入射光，并對算法中的環(huán)繞函數(shù)進行優(yōu)化。結(jié)果表明，所提出算法處理后的圖像相比原圖，圖像的信息熵、平均梯度和標準差等方面均有提升；并設計硬件電路，成功在FPGA上演示了視頻實時去霧，提高了視頻圖像去霧的實時性。對板級資源與功能消耗進行了數(shù)字化的分析，證明所設計硬件系統(tǒng)屬于低功耗范疇。

發(fā)表于：2024/5/27

基于先進CMOS工藝的多通道Gbps LVDS接收器

在SIP（System In a Package）系統(tǒng)中集成具有LVDS（Low-Voltage Differential Signal）接口的多通道高速模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）時，面臨不同LVDS輸出通道延時不同所導致的數(shù)據(jù)采集錯誤的問題，為此設計了一個多通道自適應LVDS接收器。通過采用數(shù)據(jù)時鐘恢復技術產(chǎn)生一個多相位的采樣時鐘，并結(jié)合ADC的測試模式來確認每一個通道的采樣相位，能夠自動對每一個通道的延時分別進行調(diào)整，以達到對齊各通道采樣相位點，保證數(shù)據(jù)正確采集的目的。最后，基于先進CMOS工藝進行了接收器的設計、仿真、后端設計實現(xiàn)和流片測試，仿真和流片后的板級測試結(jié)果均表明該接收器能夠?qū)νǖ姥舆t進行自動調(diào)節(jié)以對齊采樣相位，且最大的采樣相位調(diào)節(jié)范圍為±3 bit，信噪比大于65 dB，滿足了設計要求和應用需求。

發(fā)表于：2024/5/27