工業(yè)自動(dòng)化最新文章 TI的独门武器DLP技术，下一个杀手级应用是什么？ 日前，2019年DLP产品创新应用研讨会在深圳举办，德州仪器及DLP技术相关厂商向与会观众呈现了丰富多彩的基于DLP技术的创新应用。 發(fā)表于：2019/7/26 一个懂模电的工程师有多牛逼 可以这么说，除了硬件工程师外，不管你身处电子行业的什么岗位。懂模电，拥有一些工程思想，多学习一些运算放大器的基础应用，极可能成为你的核心竞争力，并为你的职业发展创造更多可能性。 發(fā)表于：2019/7/25 CEO开讲－给即将毕业的工程师们的10个建议 毕业季的到来，对于即将毕业并踏上崭新职涯的工程师们不免有些疑问与不安，因此，Silicon Labs（亦称“芯科科技”）首席执行官Tyson Tuttle先生近期获邀参加约翰霍普金斯大学Whiting工程学院的毕业典礼演讲时，便以自身在半导体行业多年的工作经验，整理出十个建议及工作要点提供给即将毕业的工程师们作为参考。 發(fā)表于：2019/7/25 揭秘：中国自主可控行业全景图 自主可控是一条规模庞大体系完整的产业链。从最上游的半导体材料，再到核心芯片、元器件、基础软件，再到整机，应用软件，最后到系统集成和最终客户。按照我们的保守预期，2019-2021年中国自主可控国产化设备出货量将达到30万台、100万台、200万台，对应硬件市场规模51.30亿、162.45亿、308.66亿，软硬件系统集成整体市场规模153.90亿、487.35亿、925.97亿。乐观假设下，2019-2021年中国自主可控国产化设备出货量有望达到100万台、300万台、600万台。 發(fā)表于：2019/7/24 复数RF混频器、零中频架构及高级算法： 下一代SDR收发器中的黑魔法 RF工程常被视为电子领域的黑魔法。它可能是数学和力学的某种奇特组合，有时甚至仅仅是试错。它让许多优秀的工程师不得其解，有些工程师仅了解结果而对细节毫无所知。现有的许多文献往往不建立基本概念，而是直接跳跃到理论和数学解释。 發(fā)表于：2019/7/24 智能工厂规划的十大核心要素 在当前智能制造的热潮之下，很多企业都在规划建设智能工厂。众所周知，智能工厂的规划建设是一个十分复杂的系统工程，为了少走弯路，本文整理了在建设中要考虑的十个核心要素以及需要关注的重点维度。 發(fā)表于：2019/7/24 原创深度：无需转接！新版USB Type-C直接支持HDMI输出（二） 在上一篇文章“无需转接！新版USB Type-C直接支持HDMI输出（一）”中，我们介绍了有关USB规范以及HDMI备用模式增加到USB Type-C接口时需要考虑的主要问题。在本文中，我们将会讨论用于低速引脚ESD保护的其他器件。 發(fā)表于：2019/7/24 无需转接！新版USB Type-C直接支持HDMI输出 USB Type-C接口有可能成为未来多数笔记本电脑、智能手机的唯一数据接口，但这些仅支持USB接口的设备仍必须与那些非USB接口的设备进行交互，比如显示器、电视机等。因此，设计人员需要考虑如何在单个连接器中实现USB和其他高速接口的转换，其中涉及到切换引脚功能、提供诸如ESD的外部瞬变保护以及维护信号质量等问题。USB Type-C标准通过定义备用模式（Alt Mode）来满足这些需求，这种方法能够动态地更改引脚的功能，从而支持非USB的数据传输协议。 發(fā)表于：2019/7/24 人工智能六十年技术简史 人类的进化发展史就是一部人类制造和使用工具的历史，不同的工具代表了人类的进化水平。从石器时代、铁器时代、蒸汽时代、电气时代再到现在的信息时代，我们使用更加先进便捷的工具来改变生产和生活。 發(fā)表于：2019/7/24 IC流片前的Checklist 在流片之前，需要对芯片的布局、走线、驱动/负载、IO以及设计规划进行检查。基于多年的流片经验，对其每一部分需要检查的内容进行归纳。 發(fā)表于：2019/7/24 DAC2019论文|挑战FPGA神经网络硬件加速器性能极限 “ DAC2019 如期在美国加斯维加斯举行，北京交通大学信息科学研究所王东副教授研究小组在会议上发表关于深度卷积神经网络硬件加速器的最新论文，研究成果挑战神经网络推理运算FPGA硬件加速器速度极限。” 發(fā)表于：2019/7/24 介绍一篇可以动态编辑Xilinx FPGA内LUT内容的深度好文！ 内部配置访问端口（ICAP）是基于Xilinx SRAM的现场可编程门阵列（FPGA）中实现的任何动态部分可重配置系统的核心组件。我们开发了一种新的高速ICAP控制器，名为AC ICAP，完全采用硬件实现。除了加速部分比特流和帧的管理的类似解决方案之外，AC ICAP还支持LUT的运行时重新配置，而无需预先计算的部分比特流。通过对比特流执行逆向工程，可以实现最后的特性。此外，我们采用了这种基于硬件的解决方案，以提供可从MicroBlaze处理器访问的IP内核。为此，扩展了控制器并实现了三个版本，以便在连接到处理器的外围本地总线（PLB），快速单工链路（FSL）和AXI接口时评估其性能。因此，控制器可以利用处理器提供的灵活性，但利用硬件加速。它在Virtex-5和Kintex7 FPGA中实现。重新配置时间的结果表明，Virtex-5器件中单个LUT的运行时重新配置小于5us，这意味着与Xilinx XPS HWICAP控制器相比，速度提升超过380倍。 發(fā)表于：2019/7/24 重磅！钻开脑壳连接芯片，钢铁侠打造最新脑机接口：已实现猴脑控制电脑！ 科幻电影《黑客帝国》设想了一个由人工智能和机器人掌控的高科技世界，其中的一个未来科技就是脑机接口，通过这一技术，人类的大脑能够与矩阵系统连接并相互沟通。如今这项技术已经接近实现！ 發(fā)表于：2019/7/24 干货 | 如何通过 Vivado Synthesis 中的 URAM 矩阵自动流水线化来实现最佳时序性能 UltraRAM 原语（也称为 URAM）可在 Xilinx UltraScale +™ 架构中使用，而且可用来高效地实现大容量深存储器。由于大小和性能方面的要求，通常这类存储器不适合使用其他存储器资源来实现。URAM 原语具有实现高速内存访问所需的可配置流水线属性和专用级联连接。流水线阶段和级联连接是使用原语上的属性来配置的。 發(fā)表于：2019/7/24 GSA Memory+ 会议札记 何能够让计算和Memory水乳交融，这个看起来的确是一个一石二鸟的想法。毕竟，作为CPU/GPU以及memory，从本质上大家都是门电路，没理由不在一起。在这里，就需要认真地再复习一下memory的类别了。 發(fā)表于：2019/7/24 <…517518519520521522523524525526…>
