3 月 22 日消息，據(jù)韓媒《朝鮮日?qǐng)?bào)》，SK 海力士正考慮在其 HBM4E 中為承擔(dān)核心處理功能的“邏輯芯片”引入臺(tái)積電 3nm 工藝，從而進(jìn)一步獲取性能優(yōu)勢(shì)。

業(yè)內(nèi)消息人士 3 月 20 日透露，SK 海力士計(jì)劃在 HBM4E 的“核心芯片”（即堆疊的 DRAM）上使用 10nm 級(jí)第 6 代（1c）DRAM 工藝，而邏輯芯片則采用臺(tái)積電的 3nm 工藝。

相比之下，今年 SK 海力士向英偉達(dá)供應(yīng)的 HBM4 采用了 10nm 級(jí)第 5 代（1b）DRAM 核心芯片，邏輯芯片則使用臺(tái)積電 12nm 工藝；而三星電子的 HBM4 則采用了 10nm 級(jí)第 6 代（1c）DRAM 工藝的核心芯片及 4nm 的邏輯芯片。

盡管 SK 海力士是目前英偉達(dá)最大的 HBM4 供應(yīng)商，但據(jù)稱其在性能評(píng)估方面卻收到了落后于三星的評(píng)價(jià)。如IT之家前文所述，三星在 HBM4 上應(yīng)用了比 SK 海力士更先進(jìn)的工藝，所以性能領(lǐng)先也在情理之中。

SK 海力士此番在 HBM4E 的邏輯芯片上引入 3nm 工藝，顯然是意在扭轉(zhuǎn)這一局面。如果說 HBM4 更側(cè)重于通過成熟工藝保障穩(wěn)定性，那么 HBM4E 則旨在實(shí)現(xiàn)性能領(lǐng)先，確立技術(shù)優(yōu)勢(shì)。

▲ 圖源：trendforce

報(bào)道指出，隨著可根據(jù)客戶需求定制邏輯芯片的“定制化 HBM”市場(chǎng)從 HBM4E 開始逐漸擴(kuò)大，各類晶圓代工工藝都有可能被采用。HBM4E 將應(yīng)用于英偉達(dá)下一代 AI 芯片的頂級(jí)版本“Vera Rubin Ultra”。SK 海力士計(jì)劃向英偉達(dá)等主要客戶供應(yīng)性能最高的產(chǎn)品。

一位半導(dǎo)體行業(yè)內(nèi)部人士表示：“對(duì)于定制化 HBM4E，邏輯芯片是根據(jù)客戶規(guī)格制造的，因此 3nm 和 12nm 等工藝都在考慮之中。但預(yù)計(jì) 3nm 工藝將是供應(yīng)給市場(chǎng)的大部分 HBM4E 邏輯芯片的主要選擇。”

與此同時(shí)，AMD 和谷歌也已宣布計(jì)劃在各自的下一代 AI 芯片中采用 HBM4E，競(jìng)爭(zhēng)日趨激烈。另一位業(yè)內(nèi)人士指出：“三星通過在英偉達(dá)年度 GTC 2026 開發(fā)者大會(huì)上展示 HBM4E，表明了其搶占下一代市場(chǎng)的意圖。SK 海力士似乎在謀劃要在下一代 HBM 的性能上也占據(jù)主導(dǎo)地位?！?/p>