《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > EDA与制造 > 设计应用 > 基于扇出型晶圆级封装的X波段异构集成T/R模组研制
基于扇出型晶圆级封装的X波段异构集成T/R模组研制
电子技术应用
张翔宇，张帅，赵宇，吴洪江
中国电子科技集团公司第十三研究所
摘要： 基于扇出型晶圆级封装（FOWLP）技术，设计并制造了一款X波段四通道收发模组。模组异构集成了CMOS和GaAs两种工艺的芯片，可实现接收射频信号的低噪声放大、幅相控制及功率放大输出等功能。模组内部通过重布线层实现芯片间的互联以及扇出，与印制电路板通过球栅阵列实现垂直连接，模组最终体积仅为12.8 mm×10.4 mm×0.5 mm。模组经测试，结果为接收增益≥27 dB，噪声系数≤4 dB，发射增益≥26.7 dB，饱和输出功率≥24 dBm，四位数控衰减精度RMS≤1 dB，六位数控移相精度RMS≤6°，符合设计预期，在高密度树脂基封装的基础上整合了两种材质芯片的特性，实现了优异的性能。
中圖分類號(hào)：TN454 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.257153
中文引用格式： 張翔宇，張帥，趙宇，等. 基于扇出型晶圓級(jí)封裝的X波段異構(gòu)集成T/R模組研制[J]. 電子技術(shù)應(yīng)用，2026，52(2)：15-23.
英文引用格式： Zhang Xiangyu，Zhang Shuai，Zhao Yu，et al. Design of X-band heterogeneous integrated T/R module based on fan-out wafer-level packaging[J]. Application of Electronic Technique，2026，52(2)：15-23.
Design of X-band heterogeneous integrated T/R module based on fan-out wafer-level packaging
Zhang Xiangyu，Zhang Shuai，Zhao Yu，Wu Hongjiang
The 13th Research Institute of China Electronics Technology
Abstract： Based on Fan-Out Wafer-Level Packaging (FOWLP) technology, a compact X-band quad-channel transceiver module was designed and fabricated. This module heterogeneously integrates chips manufactured using Complementary Metal-Oxide Semiconductor (CMOS) and Gallium Arsenide (GaAs) processes, enabling functionalities such as low-noise amplification, amplitude-phase control, and power amplification output for received RF signals. Within the module, interconnections and fan-out among chips are achieved through redistribution layers (RDL), while vertical connections to the printed circuit board (PCB) are realized via ball grid arrays (BGA). The final module dimensions are a mere 12.8 mm × 10.4 mm × 0.5 mm. Test results indicate that the module achieves a reception gain ≥27 dB, noise figure≤4 dB, transmission gain≥26.7 dB, and saturated output power ≥24 dBm. Furthermore, the RMS accuracy of the 4-bit digital attenuation≤1 dB, and the RMS accuracy of the 6-bit digital phase shifter≤6°, all meeting design expectations. By consolidating the characteristics of two distinct material chips on a high-density resin-based packaging platform, this module demonstrates superior performance.
Key words : wafer-level packaging；T/R microsystems；system-in-package；redistribution layer；advanced packaging technology；miniaturization

引言

T/R模組是相控陣系統(tǒng)的重要組成部分，其性能在很大程度上決定了相控陣系統(tǒng)整體的性能。當(dāng)前相控陣中的T/R模組技術(shù)主要發(fā)展方向?yàn)楦咝阅?、小體積、輕質(zhì)量和低成本[1]。隨著電子信息技術(shù)不斷發(fā)展，越來(lái)越多的電子設(shè)備終端采用了相控陣體制，作為相控陣系統(tǒng)中的關(guān)鍵器件，T/R模組通常集成了功率放大器、低噪聲放大器、限幅器、數(shù)控移相器、數(shù)控衰減器等電路功能[2]。系統(tǒng)級(jí)封裝(System in Package, SiP)是指將多種集成多種有源結(jié)構(gòu)和無(wú)源結(jié)構(gòu)集成在一個(gè)封裝體內(nèi)，能使產(chǎn)品在高集成密度的條件下保持優(yōu)異性能。 T/R模組在相控陣系統(tǒng)中通常是許多子陣單元以陣列形式組合工作，所以其尺寸、功耗和增益等指標(biāo)對(duì)整個(gè)系統(tǒng)的影響十分明顯，因此系統(tǒng)級(jí)封裝技術(shù)在T/R微系統(tǒng)領(lǐng)域應(yīng)用優(yōu)勢(shì)明顯。SiP具有小型化、高集成、低成本等諸多優(yōu)勢(shì)。隨著電子信息技術(shù)的持續(xù)進(jìn)步，對(duì)T/R模組SiP的性能要求將越來(lái)越高[3]。

目前，應(yīng)用在T/R微系統(tǒng)主流的SiP封裝方式主要有陶瓷基管殼封裝[4-5]和三維硅基異構(gòu)集成[6-7]，兩種封裝方式的加工工藝都需要經(jīng)過(guò)芯片粘結(jié)、引線鍵合等微組裝工藝將芯片裝配在封裝腔體中，再通過(guò)植球工序?qū)崿F(xiàn)電信號(hào)傳輸結(jié)構(gòu)，因此具有加工流程多、周期長(zhǎng)、不利于進(jìn)一步降低成本的不足。扇出型晶圓級(jí)封裝(Fan-Out Wafer-Level Packaging，F(xiàn)OWLP)是一種先進(jìn)半導(dǎo)體封裝技術(shù)，可基于樹(shù)脂基實(shí)現(xiàn)SiP方案，在重構(gòu)晶圓上通過(guò)刻蝕、電鍍等半導(dǎo)體工藝完成封裝過(guò)程，其優(yōu)勢(shì)在于通過(guò)重布線層(Re-distributed Layer, RDL)替代了傳統(tǒng)引線鍵合實(shí)現(xiàn)電信號(hào)的互聯(lián)和傳輸，采用聚酰亞胺(Polyimide, PI)實(shí)現(xiàn)層間的隔離，能夠縮短傳輸路徑，減小傳輸損耗、提高集成密度，進(jìn)而可在更小體積和更低成本的條件下實(shí)現(xiàn)優(yōu)異的性能[8-9]。目前FOWLP技術(shù)廣泛應(yīng)用于消費(fèi)電子產(chǎn)品處理器芯片、人工智能芯片等領(lǐng)域[10-12]，但應(yīng)用在T/R微系統(tǒng)領(lǐng)域還鮮有報(bào)道。

本文基于FOWLP技術(shù)，設(shè)計(jì)了一款X波段四通道T/R模組。本次設(shè)計(jì)在塑封模組中集成了互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，CMOS)和砷化鎵兩種工藝結(jié)構(gòu)的芯片，整合發(fā)揮了CMOS芯片可實(shí)現(xiàn)高密度數(shù)字集成的特點(diǎn)，砷化鎵高增益、低噪聲的射頻性能優(yōu)勢(shì)，以及FOWLP集成密度高、模組體積小的優(yōu)點(diǎn)，信號(hào)的輸入輸出通過(guò)BGA植球?qū)崿F(xiàn)。經(jīng)測(cè)試驗(yàn)證，本次設(shè)計(jì)研制了一款高性能、低成本的四通道T/R模組，為今后FOWLP技術(shù)在T/R微系統(tǒng)領(lǐng)域的進(jìn)一步應(yīng)用提供了設(shè)計(jì)參考。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://ihrv.cn/resource/share/2000006963


作者信息：

張翔宇，張帥，趙宇，吳洪江

（中國(guó)電子科技集團(tuán)公司第十三研究所， 河北 石家莊 050000）

2.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。