近日，比利時(shí)微電子研究中心（imec）和根特大學(xué)的研究人員發(fā)布論文稱，他們成功實(shí)現(xiàn)了在 120 毫米晶圓上生長(zhǎng)了 300 層硅 （Si） 和硅鍺 （SiGe） 交替層——這是邁向3D DRAM 的關(guān)鍵一步。

挑戰(zhàn)始于晶格不匹配。硅和硅鍺晶體的原子間距略有不同，因此當(dāng)堆疊時(shí)，各層自然會(huì)想要拉伸或壓縮?？梢园阉胂蟪稍噲D堆疊一副牌，其中第二張牌都比第一張牌稍大——如果沒有仔細(xì)對(duì)齊，牌堆就會(huì)扭曲和傾倒。用半導(dǎo)體術(shù)語來說，這些“傾倒”表現(xiàn)為錯(cuò)位，即可能會(huì)破壞存儲(chǔ)芯片性能的微小缺陷。

為了解決這個(gè)問題，該研究團(tuán)隊(duì)仔細(xì)調(diào)整了 SiGe 層中的鍺含量，并嘗試添加碳，碳就像一種微妙的膠水，可以緩解壓力。它們還在沉積過程中保持極其均勻的溫度，因?yàn)榉磻?yīng)器中即使是微小的熱點(diǎn)或冷點(diǎn)也會(huì)導(dǎo)致生長(zhǎng)不均勻。

△硅 （Si） 和硅鍺 （SiGe） 交替雙層形成 120 層堆棧的圖示，展示了用于 3D DRAM 應(yīng)用的多層結(jié)構(gòu)

該過程本身使用先進(jìn)的外延沉積技術(shù)，就像用氣體作畫一樣。硅烷和鍺（含有硅和鍺的氣體）在晶圓表面被分解，留下精確的納米薄層。控制每層的厚度、成分和均勻性至關(guān)重要，即使是很小的偏差也會(huì)在堆棧中傳播，從而放大缺陷。

現(xiàn)在，為什么要付出所有這些努力呢？在傳統(tǒng)的DRAM中，存儲(chǔ)單元是平坦的，這限制了密度。垂直堆疊層（3D）允許在相同的占用空間內(nèi)使用更多的存儲(chǔ)單元，從而在不增加芯片面積的情況下提高存儲(chǔ)容量。成功創(chuàng)建 120 個(gè)雙層表明垂直擴(kuò)展是可以實(shí)現(xiàn)的，使我們更接近下一代高密度存儲(chǔ)設(shè)備。

將每個(gè)雙層視為摩天大樓中的一個(gè)模塊，如果錯(cuò)位，那么整個(gè)建筑就會(huì)變得不穩(wěn)定。通過控制應(yīng)變和保持層均勻，研究人員有效地建造了一座由硅和 SiGe 組成的納米級(jí)摩天大樓，每單位面積可以容納數(shù)千個(gè)存儲(chǔ)單元。

△通過外延沉積概念化實(shí)現(xiàn)的 3D DRAM

報(bào)道稱，該研究成果的影響超出了存儲(chǔ)芯片的范疇。生長(zhǎng)精確多層結(jié)構(gòu)的技術(shù)可以推進(jìn) 3D 晶體管、堆疊邏輯器件，甚至量子計(jì)算架構(gòu)，在這些架構(gòu)中，在原子水平上控制層特性至關(guān)重要。