2月22日消息，三星電子近日在國(guó)際固態(tài)電路會(huì)議 （ISSCC） 上引入了 LPDDR5 規(guī)范的另一項(xiàng)擴(kuò)展，將數(shù)據(jù)傳輸速率提高到 12,700 Mb/s （12.7 Gb/s），成為了全球速度最快的 LPDDR5  DRAM。為了提高速度，三星在其 DRAM 芯片（稱為 LPDDR5-Ultra-Pro DRAM）中添加四相自校準(zhǔn)和交流耦合收發(fā)器均衡等技術(shù)。

世界上最快的LPDDR5X

三星推出的數(shù)據(jù)傳輸速率為 12,700 Mb/s的 LPDDR5X 是一款 16 Gb DRAM芯片，行業(yè)標(biāo)準(zhǔn)電壓為 1.05V，采用該公司的第 5 代 10nm級(jí) DRAM 制造工藝制造。考慮到三星在 2023 年宣布推出 24 Gb LPDDR5X DRAM，然后在 2024 年推出 32Gb LPDDR5X DRAM，16 Gb 的設(shè)備容量在移動(dòng)設(shè)備方面可能并不太令人印象深刻。但是，對(duì)于不需要最高內(nèi)存密度的應(yīng)用程序，16 Gb 可能是一個(gè)相當(dāng)不錯(cuò)的容量。這也許就是三星的 ISSCC 論文提到 AI、AR、VR 和服務(wù)器應(yīng)用程序的原因，而該公司的演示文稿提到了針對(duì) PC 和邊緣服務(wù)器LPCAMM2模塊。

LPDDR5 規(guī)范于 2019 年推出，計(jì)劃將數(shù)據(jù)傳輸速率擴(kuò)展到 6,400 Mb/s。2021 年，JEDEC 發(fā)布了該規(guī)范的擴(kuò)展版本——稱為 LPDDR5X——將速度提高到 8,533 Mb/s。但這至少對(duì)一些LPDDR5X用戶來(lái)說(shuō)還不夠，因此美光、三星和 SK 海力士在 2023 年進(jìn)一步將 LPDDR5X 的數(shù)據(jù)傳輸速率提高到 9,600 Mb/s，然后三星緊隨其后在 2024 年達(dá)到 10,700 Mb/s（尚未發(fā)貨）?，F(xiàn)在，三星又邁出了一步，推出了數(shù)據(jù)傳輸速率為 5 Mb/s 的 LPDDR 12,700-Ultra-Pro 內(nèi)存。

要實(shí)現(xiàn)如此高的數(shù)據(jù)傳輸速率，需要三星實(shí)現(xiàn)四相自校準(zhǔn)環(huán)路和 AC 耦合收發(fā)器均衡。這兩項(xiàng)功能未在 LPDDR5X 規(guī)范中定義，是供應(yīng)商特定的電路級(jí)設(shè)計(jì)技術(shù)，用于滿足或超過(guò)官方 JEDEC LPDDR5X 數(shù)據(jù)速率和功率要求。

四相自校準(zhǔn)回路

四相自校準(zhǔn)環(huán)路是一種基于電路的解決方案，可確保四個(gè)內(nèi)部時(shí)鐘相位（0°、90°、180° 和 270°）在高速存儲(chǔ)器接口中保持正確對(duì)齊。在 LPDDR5X DRAM 中，時(shí)鐘信號(hào)被分割和分配以創(chuàng)建這四個(gè)階段，這些階段以數(shù) Gb/s 的速度驅(qū)動(dòng)數(shù)據(jù)傳輸。即使這些相位之間有輕微的不匹配（稱為相位偏斜），也會(huì)影響時(shí)序裕量并降低性能。校準(zhǔn)回路測(cè)量每對(duì)相位（例如，0° 與 180°、90° 與 270°）并自動(dòng)補(bǔ)償任何偏移。

三星的四相自校準(zhǔn)回路實(shí)施使用兩個(gè)校準(zhǔn)步驟：翻轉(zhuǎn)和取消翻轉(zhuǎn)。通過(guò)翻轉(zhuǎn)饋送到被測(cè)電路的信號(hào)（例如，交換 0° 和 180°）并將結(jié)果與未翻轉(zhuǎn)的測(cè)量值進(jìn)行比較，校準(zhǔn)邏輯可以隔離并校正真正的 clock-phase 錯(cuò)位。然后，應(yīng)用最終的校準(zhǔn)代碼以根據(jù)需要移動(dòng)或調(diào)整每個(gè)相位，以保持芯片內(nèi)部干凈、均勻分布的 clock edges 。

交流耦合收發(fā)器均衡

在高速數(shù)據(jù)傳輸速率下，信號(hào)容易沿信道衰減和碼間干擾 （ISI）。交流耦合收發(fā)器均衡解決了高速 DRAM 組件中的信號(hào)問(wèn)題：在高電平上，它增強(qiáng)了時(shí)鐘信號(hào)，均衡了接收器，并預(yù)先加重了發(fā)射器。

三星的實(shí)現(xiàn)涉及三個(gè)互補(bǔ)模塊：時(shí)鐘緩沖器中的 AC 耦合升壓器 （ACCB）、接收端的 AC 耦合均衡器 （ACCE） 和發(fā)送端的 AC 耦合預(yù)加重 （ACCP）。每個(gè) Alpha 都在 path 中的各個(gè)點(diǎn)應(yīng)用額外的高頻增益，確保恢復(fù)衰減的 clock edges 并保持 timing 完整性。根據(jù)三星的說(shuō)法，凈效應(yīng)是每個(gè)引腳的速度超過(guò) 10,000 Mb/s 的數(shù)據(jù)傳輸和接收更加穩(wěn)健。

測(cè)量

根據(jù)該公司自己的測(cè)量結(jié)果，三星的 LPDDR5-Ultra-Pro DRAM 內(nèi)存芯片在 12,700 Mb/s 的最大速率下可在 1.05 伏電壓下可靠運(yùn)行。根據(jù)三星進(jìn)行的測(cè)量，即使在 10,700 Mb/s 的速度下，它也能保持 0.9 伏以上的穩(wěn)定性。峰值速度下的讀取和寫入裕量分別為 0.71 和 0.68 個(gè)單位間隔，顯示出強(qiáng)大的信號(hào)完整性。這些值證實(shí)了三星校準(zhǔn)和均衡技術(shù)的有效性。