測試是半導(dǎo)體產(chǎn)業(yè)的重要一環(huán)，作為全球領(lǐng)先的半導(dǎo)體自動測試設(shè)備（ATE）供應(yīng)商，泰瑞達（Teradyne）堪稱當(dāng)之無愧的半導(dǎo)體測試專家。
隨著汽車的智能化和電氣化發(fā)展，車規(guī)芯片需求迅速增長。隨之而來的是不斷涌現(xiàn)的測試挑戰(zhàn)。半導(dǎo)體測試領(lǐng)域面臨的挑戰(zhàn)有哪些？如何實現(xiàn)車規(guī)領(lǐng)域芯片0 DPPM（defect part per million）的希冀？ 日前，泰瑞達亞太區(qū)銷售副總裁Richard Hsieh及泰瑞達中國區(qū)總經(jīng)理Felix Huang就半導(dǎo)體測試領(lǐng)域面臨的挑戰(zhàn)及零缺陷車用芯片的測試方案了深入介紹。
芯片測試產(chǎn)業(yè)挑戰(zhàn)：功能、成本、復(fù)雜度
Richard介紹到，隨著芯片工藝制程從上世紀90年代的微米量級向目前2 nm、3 nm以及未來1 nm的不斷演進，半導(dǎo)體測試產(chǎn)業(yè)也不斷面臨新的挑戰(zhàn)。
泰瑞達亞太區(qū)銷售副總裁Richard Hsieh
首先在功能部分，測試速度必須越來越快，芯片設(shè)計也越來越復(fù)雜，制造到測試都是一個很大的挑戰(zhàn)。
芯片測試設(shè)備的投資很重要的一環(huán)是資產(chǎn)的有效運用，測試產(chǎn)業(yè)是一個重資本投資的產(chǎn)業(yè)，怎樣在重資本投資方面有一個很好的回報，即測試設(shè)備能夠測得更多、利用率更高、能夠測更多不同的技術(shù)，而且能夠維持很長的產(chǎn)品生命周期，都是對設(shè)備廠商提出的挑戰(zhàn)。
另外就是測試的復(fù)雜度越來越高，這是因為晶體管數(shù)量越來越多，芯片設(shè)計越來越大，要想降低測試成本，就必須要增加同測數(shù)，測試設(shè)備接口的設(shè)計就會變得更復(fù)雜。怎樣在復(fù)雜情況下讓產(chǎn)品順利推出，而且在激烈的競爭環(huán)境下，怎樣能夠贏得比競爭對手更快的時間，把產(chǎn)品推出市場，能夠獲得前期的利潤，這是一個很大的挑戰(zhàn)。
Richard介紹到，涉及到高階制程，會有很多測試數(shù)據(jù)，這些測試數(shù)據(jù)如何去分析、去應(yīng)用，幫助提升芯片的設(shè)計和量產(chǎn)良率，這也是另外一個挑戰(zhàn)。高階制程，包括先進封裝的方式或小芯片的設(shè)計方案，怎么結(jié)合在一起，這也是另外一個挑戰(zhàn)。當(dāng)然，有很多新的半導(dǎo)體材料和技術(shù)，包括SiC, GaN和SiPh；這些新材料以及上面提到的工藝制程依然處于研發(fā)階段，創(chuàng)造出更多機會的同時也對測試設(shè)備提出更高要求。
車規(guī)芯片零缺陷如何實現(xiàn)
近幾年新能源汽車的蓬勃發(fā)展也使車市場成為半導(dǎo)體廠商的角力場。車規(guī)芯片對可靠性的高要求也使測試環(huán)節(jié)變得愈發(fā)重要。
Felix Huang介紹到，半導(dǎo)體在汽車中的數(shù)量和金額不斷增加，主要源于兩個因素的驅(qū)動：一個是EV即電車，第二個是自動駕駛的發(fā)展。針對車載不同領(lǐng)域的應(yīng)用場景，對芯片也有不同要求。車規(guī)時代基本上追求的就是零質(zhì)量缺陷（0 DPPM）的目標。要實現(xiàn)0 DPPM，對于測試環(huán)節(jié)來說，主要有三個主要因素：策略（Strategy）、流程（Process）、工具（Tool），而貫穿其中的則是數(shù)據(jù)。在策略性方面，在剛開始設(shè)計這顆芯片的時候，就要想到要達到0 DPPM的效果，在設(shè)計階段到最終量產(chǎn)階段每個環(huán)節(jié)是什么樣的，怎樣去保證。第二是流程，在實現(xiàn)這個流程的過程中，怎樣多步驟協(xié)作、多人協(xié)作，怎樣做到盡可能自動化，減少因為人為因素帶來的問題。最后是我們是不是有比較可靠的工具能夠做實時性、可預(yù)測性、智能性的分析。
泰瑞達中國區(qū)總經(jīng)理Felix Huang
首先在策略階段，需要在芯片設(shè)計伊始便考慮到測試流程的設(shè)計。測試涉及到晶圓、封裝后、芯片安裝于PCB板后系統(tǒng)級等不同階段，要通過一個比較靈活的測試流程（FLEX測試）來盡量優(yōu)化質(zhì)量成本。針對此階段，泰瑞達有一個專門的軟件工具——PortBridge，實際上就是西門子EDA Tessent工具的界面接口。PortBridge起到了一個溝通橋梁的作用，芯片設(shè)計人員、DFT人員就可以通過西門子EDA的理念，用EDA工具直接連接泰瑞達的測試機。
進入到測試流程階段，則涉及到ATE測試程序的開發(fā)。Felix Huang表示：“可以稍微驕傲一點地說，IG-XL軟件應(yīng)該是ATE行業(yè)中最好的一個開發(fā)軟件，這是唯一，沒有唯二，因為從實用性、易用性和穩(wěn)定性來說，IG-XL是有口皆碑的。我們整個測試程序開發(fā)都基于這個軟件?！贝送?，基于IG-XL軟件泰瑞達還有一個輔助工具，叫做Oasis。Oasis可以檢測開發(fā)的代碼質(zhì)量。比如在Offline階段運行Oasis工具，可以自動看不同工程師寫出來的代碼有沒有寫錯，有沒有冗余針對多人開發(fā)，泰瑞達內(nèi)部都有一個全流程管理工具DevOps，叫做Development Operation，是貫穿從開始到后面每個階段要運行哪些東西、要在哪個階段運行Oasis哪些插件，來保證每段的質(zhì)量，這是一個完全自動化的全流程管理工具。
要想實現(xiàn)0 DPPM，這些還不夠，通過測試數(shù)據(jù)分析和反饋，調(diào)整工藝參數(shù)、優(yōu)化工藝流程是最終實現(xiàn)零缺陷目標的重要環(huán)節(jié)。泰瑞達對數(shù)據(jù)分析有一個功能強大的工具UltraEDGE，UltraEDGE是一個server服務(wù)器，在里面會自建一些FDE Fault Detect Engine工具，做質(zhì)量和數(shù)據(jù)統(tǒng)計，在上面也可以安裝第三方數(shù)據(jù)分析軟件，比如ptimalPlus、PDF數(shù)據(jù)管理軟件，在其中進行加密和機器學(xué)習(xí)，對抓到的原始數(shù)據(jù)進行分析。此外，UltraEDGE具有加密、機器學(xué)習(xí)功能，也可以安裝一些大數(shù)據(jù)分析軟件。如泰瑞達推出的FDE。這個軟件可以提取前面的測試結(jié)果，然后進行不同的統(tǒng)計分析
策略、流程、工具，面向車規(guī)芯片零質(zhì)量缺陷的目標，泰瑞達提供了全方位的工具和解決方案。然而，作為半導(dǎo)體測試ATE的領(lǐng)導(dǎo)廠商，泰瑞達為客戶提供的價值不僅限于產(chǎn)品，Richard介紹，泰瑞達不只從產(chǎn)品領(lǐng)先的角度，還有是如何支持我們的客戶，跟客戶之間緊密合作，了解客戶的需求，把產(chǎn)品和服務(wù)、解決方案帶給客戶。