6月30日，三星電子正式宣布，基于3nm全環(huán)繞柵極（Gate－All－AroundT， 簡稱 GAA）制程工藝節(jié)點(diǎn)的芯片已經(jīng)開始初步生產(chǎn)。

三星電子首次實(shí)現(xiàn)GAA“多橋－通道場效應(yīng)晶體管”應(yīng)用打破了FinFET技術(shù)的性能限制，通過降低工作電壓水平來提高能耗比，同時(shí)還通過增加驅(qū)動(dòng)電流增強(qiáng)芯片性能。三星首先將納米片晶體管應(yīng)用于高性能、低功耗計(jì)算領(lǐng)域的半導(dǎo)體芯片，并計(jì)劃將其擴(kuò)大至移動(dòng)處理器領(lǐng)域。

三星電子Foundry業(yè)務(wù)部總經(jīng)理崔時(shí)榮表示：“一直以來，三星電子不斷將新一代工藝技術(shù)應(yīng)用于生產(chǎn)制造中。例如：三星的第一個(gè)High－K Metal Gate （HKMG） 工藝、FinFET 以及 EUV 等。三星希望通過率先采用3nm工藝的‘多橋－通道場效應(yīng)晶體管’，將繼續(xù)保持半導(dǎo)體行業(yè)前沿地位。同時(shí)，三星將繼續(xù)在競爭性技術(shù)開發(fā)方面積極創(chuàng)新，并建立有助于加速實(shí)現(xiàn)技術(shù)成熟的流程。”

據(jù)了解，3nm GAA 技術(shù)采用了更寬通的納米片，與采用窄通道納米線的GAA 技術(shù)相比能提供更高的性能和能耗比。3nm GAA 技術(shù)上，三星能夠調(diào)整納米晶體管的通道寬度，優(yōu)化功耗和性能，從而能夠滿足客戶的多元需求。

此外，GAA 的設(shè)計(jì)靈活性對設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（DTCO） 非常有利，有助于實(shí)現(xiàn)更好的PPA 優(yōu)勢。與三星5nm工藝相比，第一代3nm工藝可以使功耗降低45％，性能提升23％，芯片面積減少16％；而未來第二代3nm工藝則使功耗降低50％，性能提升30％，芯片面積減少35％。

任誰也沒想到，如今2022年轉(zhuǎn)眼已經(jīng)過去一半，臺(tái)積電3nm量產(chǎn)的消息遲遲未至，卻讓三星搶了先。顯然，這對于臺(tái)積電來說恐怕是不愿看到的一件事情。

對此，有網(wǎng)友表示：“希望三星可以給臺(tái)積電一點(diǎn)壓力，現(xiàn)在臺(tái)積電幾乎沒有什么對手，接連不斷的漲價(jià)太隨意了，跟兒戲一樣，但廠商都不敢得罪臺(tái)積電。別說普通廠商，就是蘋果現(xiàn)在離開臺(tái)積電也玩不轉(zhuǎn)，這就是實(shí)力，沒辦法的事情?！?/p>

根據(jù)TrendForce 的數(shù)據(jù)，今年第一季度，臺(tái)積電以53．6％的全球代工市場份額位居第一，三星以16．3％的份額緊隨其后。雖然還難以追趕臺(tái)積電的步伐，但也不得不承認(rèn)三星在芯片領(lǐng)域確實(shí)很優(yōu)秀。