本周，據(jù)韓國媒體報道，三星韓國華城（Hwaseong）晶圓廠V1的不良率過高，仍需克服良率問題。該廠是目前三星最先進(jìn)的晶圓廠，于2020年2月啟動生產(chǎn)，是全球首座將EUV設(shè)備導(dǎo)入7nm制程的產(chǎn)線。不過，多名業(yè)界人士透露，該廠自量產(chǎn)以來，先進(jìn)制程的良率提升速度遲緩，部分5nm芯片的良率甚至不到50%。
對晶圓代工廠而言，良率是爭取訂單的關(guān)鍵，一般來說，這一關(guān)鍵指標(biāo)必須超過95%，才能被業(yè)界廣泛接受。
業(yè)界認(rèn)為，三星的晶圓代工業(yè)務(wù)有先天弱點(diǎn)，即旗下設(shè)有負(fù)責(zé)手機(jī)AP設(shè)計的系統(tǒng)LSI部門，為避免技術(shù)外流，高通和英偉達(dá)等客戶較傾向委托臺積電代工。
近一年以來，隨著先進(jìn)制程技術(shù)不斷成熟，三星也在不斷加緊追趕臺積電的腳步，無論是7nm，還是5nm，以及還未量產(chǎn)的3nm，爭奪似乎越來越激烈。這也促使臺積電不斷加大研發(fā)和擴(kuò)充產(chǎn)能投入力度，這樣的競爭顯然是有利于廣大客戶的。
先進(jìn)制程量產(chǎn)情況
這里所說的先進(jìn)制程，主要是指7nm及更先進(jìn)制程。
7nm制程方面，有統(tǒng)計顯示，在2020年，三星每月的產(chǎn)能約為2.5萬片晶圓，而臺積電每月約為14萬片，而在5nm方面，雙方的差距更大，三星每月約為5000片晶圓，而臺積電每月約為9萬片。由此看來，在先進(jìn)制程產(chǎn)能方面，臺積電明顯領(lǐng)先于三星。
而在制程工藝方面，三星一直在追趕臺積電，特別是在5nm方面，三星的低功耗版本5LPE性能比7nm的提升了10％，而在相同的時鐘和復(fù)雜度下，功耗可降低20％。據(jù)悉，5LPE在原始工藝中增加了幾個新模塊，包括具有智能擴(kuò)散中斷（Smart Diffusion Break：SDB）隔離結(jié)構(gòu)的FinFET，以提供額外的性能，第一代靈活的觸點(diǎn)設(shè)置（三星的技術(shù)類似于英特爾的COAG，有源柵上的觸點(diǎn)），可用于低功耗的鰭式器件。
三星表示，5LPE在很大程度上與7LPP兼容，這樣，5LPE設(shè)計可以重新使用至少一些為原始工藝設(shè)計的IP，從而降低了成本并加快了上市時間。但是，對于可以充分利用SDB等優(yōu)勢的IP，三星建議重新設(shè)計。
另外，三星代工負(fù)責(zé)人表示，該公司已完成第二代5nm和第一代4nm產(chǎn)品的設(shè)計。
客戶方面，2020年，三星將其晶圓代工廠產(chǎn)能的60％用于其公司內(nèi)部使用，主要用于智能手機(jī)的Exynos芯片。其余產(chǎn)能分給客戶，包括高通（20％），另外20％由英偉達(dá)、IBM和英特爾瓜分。而隨著三星在2021年增加7nm、5nm等制程的產(chǎn)能，其自用比例將會下降，可能降至50％，更多滿足客戶需求。
臺積電方面，7nm產(chǎn)能已經(jīng)非常穩(wěn)健，在此基礎(chǔ)上，不僅是5nm，該公司還在6nm制程方面不斷進(jìn)行拓展，就在近期，臺積電還發(fā)布了6nm RF（N6RF）制程，將先進(jìn)的N6邏輯制程所具備的功耗、效能、面積優(yōu)勢帶入到5G射頻（RF）與WiFi 6/6e解決方案。相較于前一世代的16nm射頻技術(shù)，N6RF晶體管的效能提升超過16%。臺積電表示，N6RF制程針對6GHz以下及毫米波頻段的5G射頻收發(fā)器研發(fā)，可大幅降低功耗和面積。
5nm方面，臺積電表示，由于客戶對5nm需求強(qiáng)勁，該公司5nm系列在2021年的產(chǎn)能擴(kuò)充計劃比2020年會翻倍，2022年比2020年增長3.5倍以上，并在2023年達(dá)到2020年的4倍以上。
臺積電還推出了5nm的最新版本－N5A制程，目標(biāo)在于滿足汽車應(yīng)用對于運(yùn)算能力日益增加的需求，例如支持人工智能的駕駛輔助及數(shù)字車輛座艙。
目前，位于臺南的晶圓18廠第1、2、3、4期是5nm生產(chǎn)基地，其中，第1、2、3期已經(jīng)開始量產(chǎn)，4期正在興建中。
4nm方面，臺積電表示，與5nm設(shè)計法則幾近兼容的4nm加強(qiáng)版減少了光罩層，進(jìn)一步提升了效能、功耗效率、以及晶體管密度，預(yù)計于2021年第3季度開始試產(chǎn)。據(jù)悉，4nm制程工藝將繼續(xù)把芯片尺寸縮小6%，同時帶來功耗和性能上的進(jìn)一步改善，比如與FinFET晶體管相比，能夠?qū)崿F(xiàn)更嚴(yán)格的閾值電壓（Vt）控制，Vt是半導(dǎo)體電路工作所需的最小電壓，即使是最輕微的變化，也會對芯片的設(shè)計造成束縛、并導(dǎo)致性能下降，臺積電則取得了15% 的提升。
3nm方面，臺積電將于下半年試產(chǎn)，預(yù)計2022年實現(xiàn)量產(chǎn)。而三星于近期成功流片，但量產(chǎn)時間恐怕要晚于臺積電。
由于3nm技術(shù)難度很大，如果三星美國工廠生產(chǎn)3nm制程芯片，按照正常進(jìn)度，目前還處于初步計劃階段的德州奧斯汀晶圓工廠，在2023年前還難以正式量產(chǎn)。相較于臺積電3nm制程將于2022年量產(chǎn)，這對于力求趕超臺積電的三星來說，壓力太大。因此，預(yù)計三星要量產(chǎn)3nm芯片，還要依靠韓國本土晶圓廠。
就產(chǎn)能而言，臺積電南科廠3nm的單月產(chǎn)能計劃為5.5萬片起，2023年，有望達(dá)到10.5萬片。三星還沒有相應(yīng)的產(chǎn)能規(guī)劃。
先進(jìn)制程客戶方面，臺積電的頭部客戶包括蘋果，博通，AMD，聯(lián)發(fā)科，英偉達(dá)，高通和英特爾等。最近有消息稱，蘋果和英特爾將分食掉臺積電的首批3nm產(chǎn)能，目前，這兩家正在與臺積電密切合作，進(jìn)行相應(yīng)產(chǎn)品的測試工作。
先進(jìn)封裝保駕護(hù)航
先進(jìn)制程工藝對封裝提出了更高要求，或者說，先進(jìn)封裝在一定程度上可以彌補(bǔ)制程工藝的不足。因此，最近幾年，臺積電和三星不斷在先進(jìn)封裝技術(shù)方面加大投入，爭取把更多的先進(jìn)技術(shù)掌握在自己手中。
將芯片從2D平鋪封裝改成3D立體式堆疊式封裝已經(jīng)成為半導(dǎo)體業(yè)界的共識，這種在第三維度上進(jìn)行拓展的封裝技術(shù)能夠有效降低整個芯片的面積，提升集成度。
臺積電推出了3DFabric系統(tǒng)整合方案，其針對高效能運(yùn)算應(yīng)用，將于2021年提供更大的光罩尺寸，以支持整合型扇出封裝（InFO），以及CoWoSR封裝方案，運(yùn)用范圍更大的布局布線來整合小芯片及高帶寬內(nèi)存。
此外，芯片堆棧于晶圓之上（CoW）的版本預(yù)計今年完成7nm的驗證，并于2022年在新的全自動化晶圓廠開始生產(chǎn)。
針對移動應(yīng)用，臺積電推出了InFO_B，將移動處理器整合于輕薄精巧的封裝中，提供強(qiáng)化的效能與功耗效率，并支持移動應(yīng)用器件封裝時所需的動態(tài)隨機(jī)存取內(nèi)存堆棧。
三星研發(fā)的3D封裝技術(shù)為X-Cube，該技術(shù)利用TSV封裝，可讓多個芯片進(jìn)行堆疊，制造出單一的邏輯芯片。
三星在7nm制程的測試過程中，利用TSV 技術(shù)將SRAM 堆疊在邏輯芯片頂部，這也使得在電路板的配置上，可在更小的面積上裝載更多的存儲單元。X-Cube還有諸多優(yōu)點(diǎn)，如芯片間的信號傳遞距離更短，以及將數(shù)據(jù)傳送、能量效率提升到最高。
三星表示，X-Cube可讓芯片工程師在進(jìn)行定制化解決方案的設(shè)計過程中，能享有更多彈性，也更貼近他們的特殊需求。
半導(dǎo)體設(shè)備水漲船高
先進(jìn)制程對半導(dǎo)體設(shè)備提出了更高要求，特別是EUV光刻機(jī)，成為了行業(yè)明星。
有專家分析，臺積電Fab 18廠第三期在2021年第一季度開始量產(chǎn)，5nm生產(chǎn)線全數(shù)到位，每月可提供超過9萬片的投片產(chǎn)能。另外，臺積電以7nm制程優(yōu)化而來的6nm制程也同樣產(chǎn)能吃緊。高通和聯(lián)發(fā)科除了7nm制程增加投片，其5G處理器將采用6nm制造。英特爾也會采用臺積電6nm制程制造GPU產(chǎn)品。
臺灣地區(qū)產(chǎn)業(yè)分析人士認(rèn)為，截至2021年底，臺積電將拿到55臺ASML的EUV光刻機(jī)，三星為30臺。
三星副董事長李在镕于2020年10月訪問了ASML總部，并希望后者在2020年交付9臺EUV光刻機(jī)、在2021年后每年交付20臺EUV光刻機(jī)。
根據(jù)該假設(shè)得出的結(jié)論，臺積電在2021-2015年，總共需要292臺EUV光刻機(jī)，每年平均需新增58臺。如果自2021年以后，臺積電平均每年需要近60臺EUV光刻機(jī)，加上三星每年需要20臺，一共年需求為80臺左右。
除了EUV，先進(jìn)制程還需要其它較為特殊的設(shè)備，如APMI（光化圖案掩膜檢查）系統(tǒng)和制造掩膜的電子束寫入器。當(dāng)芯片制程小于5nm時，這兩種設(shè)備將決定生產(chǎn)率和質(zhì)量。像EUV光刻系統(tǒng)一樣，這兩種設(shè)備也僅由單個制造商提供。
電子束寫入器扮演“畫筆”角色，將集成電路布圖印刷到掩模上，這對于在光刻過程中將集成電路布圖印刷到晶圓上是絕對必要的。由日本的NuFlare制造的電子束寫入器目前用于基于ArF的光刻工藝。
但是，NuFlare的電子束編寫器很難在EUV環(huán)境下充分發(fā)揮其潛力。EUV光刻工藝要求在單個掩模中快速印刷各種精細(xì)的集成電路，而NuFlare的具有單個E束以印刷掩模圖形的單束方法會大大降低生產(chǎn)率。目前，出現(xiàn)了一種基于多光束的新解決方案，該方法在240,000個密集排列的電子束同時移動時繪制圖案。據(jù)報道，該方法的生產(chǎn)率比單束方法快得多，該方法被認(rèn)為非常先進(jìn)。
EUV掩模的高科技檢查系統(tǒng)也吸引了人們的注意力，因為它能夠檢查基于復(fù)雜結(jié)構(gòu)的EUV掩模，比目前使用ArF光源的檢查系統(tǒng)更精確，更緊密。這個新的檢查系統(tǒng)在將掩模引入生產(chǎn)線之前和之后進(jìn)行檢查。業(yè)界將此系統(tǒng)稱為APMI系統(tǒng)。
問題在于，像EUV光刻系統(tǒng)一樣，多光束寫入器和APMI系統(tǒng)也都是由單個公司制造的。奧地利的IMS和日本的Lasertec是世界上唯一分別提供多光束記錄器和EUV掩模檢測系統(tǒng)的公司。
據(jù)報道，他們的年生產(chǎn)能力甚至沒有達(dá)到10個單位。因此，對于芯片制造商而言，要為基于EUV的工藝配置大規(guī)模生產(chǎn)系統(tǒng)，以確保生產(chǎn)率和質(zhì)量，但又很可能無法及時確保這些系統(tǒng)正常運(yùn)行，成為了一個困擾它們的難題。
結(jié)語
在7nm、6nm、5nm，以及即將量產(chǎn)的4nm和3nm制程技術(shù)日臻成熟的情況下，晶圓代工廠在產(chǎn)能、封裝、半導(dǎo)體設(shè)備等方面進(jìn)入“全面戰(zhàn)爭”狀態(tài)，且競爭越來越激烈，廠商方面，雖然目前只有臺積電和三星兩家，但隨著英特爾晶圓代工業(yè)務(wù)的展開，以及其先進(jìn)制程技術(shù)的成熟和量產(chǎn)，這些爭奪戰(zhàn)恐怕會更加激烈。這些對于廣大客戶來說，無疑是福音。
