《電子技術應用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > Cadence推出下一代Palladium Z2和Protium X2系統(tǒng),革命性提升硅前硬件糾錯及軟件驗證速度

Cadence推出下一代Palladium Z2和Protium X2系統(tǒng),革命性提升硅前硬件糾錯及軟件驗證速度

2021-04-06
來源:Cadence

中國上海,2021年4月6日——楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日發(fā)布Cadence? Palladium? Z2 Enterprise Emulation企業(yè)級硬件仿真加速系統(tǒng)和Protium? X2 Enterprise Prototyping企業(yè)級原型驗證系統(tǒng),用于應對呈指數(shù)級上升的系統(tǒng)設計復雜度和上市時間的壓力?;贑adence原有的Pallaidum Z1和Protium X1產(chǎn)品,新一代系統(tǒng)為當前數(shù)十億門規(guī)模的片上系統(tǒng)(SoC)設計提供最佳的硅前硬件糾錯效率和最高的軟件調試吞吐率。此雙系統(tǒng)無縫集成統(tǒng)一的編譯器和外設接口,雙劍合璧,被稱為系統(tǒng)動力雙劍(dynamic duo)。新一代系統(tǒng)基于下一代硬件仿真核心處理器和Xilinx UltraScale+ VU19P FPGA,將為客戶帶來2倍容量提升和1.5倍性能提升,以更少的時間為大規(guī)模芯片驗證完成更多次數(shù)的迭代。此外,模塊化編譯技術也突破性地應用在兩個系統(tǒng)中,使得100億門的SoC編譯可以在Palladium Z2 系統(tǒng)10小時內即可完成,Protium X2系統(tǒng)也僅需不到24小時就可以完成。

 “我們對高端圖形和超大規(guī)模設計的每一次升級都意味著復雜性的增加,上市時間也愈發(fā)緊張?!?nbsp;NVIDIA公司硬件工程高級總監(jiān)Narendra Konda表示,“采用結合Cadence Palladium Z2和Protium X2系統(tǒng)的通用前端流程,我們可以優(yōu)化功能驗證(verification)、功能確認(validation)和硅前軟件初啟的工作負載分布。得益于增加2倍的可用容量、提升50%的吞吐率以及更快的模塊化編譯循環(huán),我們可以按時完成對最復雜GPU和SoC設計的全面驗證?!?/p>

Palladium Z2/Protium X2 dynamic duo動力雙劍組合被用于應對移動、消費電子和超大規(guī)模計算領域最先進應用設計所面臨的挑戰(zhàn)?;跓o縫集成的流程、統(tǒng)一的糾錯、通用的虛擬和物理接口以及跨系統(tǒng)的測試平臺內容,該動力雙劍組合可以實現(xiàn)從硬件仿真到原型驗證的快速設計遷移和測試。

“AMD成功的重要成果之一,就是加速芯片開發(fā)流程并優(yōu)化AMD的左移戰(zhàn)略?!盇MD公司全球院士、方法學架構師Alex Star說到,“采用Cadence Palladium Z2 和 Protium X2系統(tǒng)提升性能,在保證硬件仿真和原型驗證間功能性一致的基礎上,可以提升硅前工作負載的吞吐量??焖俪鯁⒌哪芰σ约霸赑alladium Z2硬件仿真與Protium X2原型驗證間短時間切換能力,在開發(fā)最具挑戰(zhàn)的SoC設計時,為我們提供了優(yōu)化自身的左移策略的機會。通過使用擁有業(yè)界領先的第三代AMD EPYC?處理器以及Palladium Z2和Protium X2平臺的資格認證的服務器,客戶將能夠將行業(yè)領先的性能計算帶入Palladium和Protium生態(tài)系統(tǒng)?!?/p>

 “先進SoC設計的硅前驗證需要具備數(shù)十億門處理能力的解決方案,該方案須同時提供最高的性能以及快速可預測的糾錯能力?!盋adence公司資深副總裁兼系統(tǒng)與驗證事業(yè)部總經(jīng)理Paul Cunningham表示,“我們全新的dynamic duo動力雙劍組合通過兩個緊密集成的系統(tǒng)滿足上述要求,包括針對快速可預測的硬件糾錯優(yōu)化的Palladium Z2硬件仿真加速系統(tǒng),以及面向高性能數(shù)十億門軟件驗證優(yōu)化的Protium X2原型驗證系統(tǒng)??蛻舯磉_的強烈需求讓我們深受鼓舞。Cadence將繼續(xù)與客戶合作,利用新系統(tǒng)實現(xiàn)最高的設計驗證吞吐率?!?/p>

“業(yè)界最佳的硬件仿真器是我們取得成功的關鍵,Arm在基于Arm的服務器上一直在廣泛使用硬件仿真加速器和仿真工具,以實現(xiàn)最高的整體驗證吞吐率?!盇rm公司設計服務資深總監(jiān)Tran Nguyen表示,“采用全新的Cadence Palladium Z2系統(tǒng),我們已經(jīng)在最新設計上實現(xiàn)了超過50%的性能提升和2倍的容量增加,為我們提供了驗證下一代IP和產(chǎn)品所需的強大的硅前驗證能力?!?/p>

“Xilinx與Cadence緊密合作,確保Cadence的軟件前端能與后端的賽靈思Vivado Design Suite設計套件無縫協(xié)作?!盭ilinx公司關鍵應用市場資深總監(jiān)Hanneke Krekels表示, “基于FPGA的Cadence Protium X2 原型驗證平臺讓使用我們Virtex UltraScale+ VU19P設備的用戶在十億門設計上實現(xiàn)數(shù)MHz的性能。Cadence與Xilinx前端到后端工作流程的緊密集成讓軟件工程師在開發(fā)最早期即可使用上述平臺,將寶貴時間用于設計驗證和軟件開發(fā),而不是耗時的原型驗證初啟?!?/p>

Cadence驗證全流程包括Palladium Z2硬件仿真加速系統(tǒng)、Protium X2原型驗證系統(tǒng)、Xcelium? Logic Simulation邏輯仿真器、JasperGold? Formal Verification Platform形式化驗證平臺以及Cadence智能驗證應用套件,可以提供最經(jīng)濟高效的驗證吞吐率。全新的Palladium Z2 和Protium X2系統(tǒng)是Cadence驗證套件的組成部分,支持公司的智能系統(tǒng)設計(Intelligent System Design?)戰(zhàn)略,助力實現(xiàn)SoC卓越設計。Palladium Z2 和Protium X2系統(tǒng)目前已在一些客戶中成功部署,并將在2021年第二季度向業(yè)內廣泛面世。

關于 Cadence

Cadence 在計算軟件領域擁有超過 30 年的專業(yè)經(jīng)驗,是電子設計產(chǎn)業(yè)的關鍵領導者?;诠镜闹悄芟到y(tǒng)設計戰(zhàn)略,Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品,助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球,皆為最具創(chuàng)新能力的企業(yè),他們向消費電子、超大規(guī)模計算、5G通訊、汽車、移動、航空、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)六年名列美國財富雜志評選的 100 家最適合工作的公司。

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。