隨著人工智能（AI）、高性能計算（HPC）以及大規(guī)模數(shù)據中心架構對計算能力的渴求達到前所未有的高度，半導體產業(yè)正加速向“小芯片”（Chiplet）設計轉型。
EDA大廠Cadence近日正式宣布，其第三代通用小芯片互連（Universal Chiplet Interconnect Express, UCIe）IP 解決方案已成功于臺積電的N3P 先進制程技術上完成投片（Tapeout）。這項里程碑不僅標志著每通道速度達到業(yè)界領先的64 Gbps，更為下一波AI 創(chuàng)新奠定了堅實的硬件基礎。
因應3nm挑戰(zhàn)：優(yōu)化PPA與性能平衡
Cadence表示，當半導體制程演進至3nm及更先進節(jié)點時，系統(tǒng)單芯片（SoC）設計人員面臨著極其嚴苛的挑戰(zhàn)。包括如何在確保高速且可靠的“芯片對芯片”（Die-to-Die）通訊之余，同時平衡功耗、效能與面積（PPA）。
對此，Cadence 的UCIe IP 解決方案正是為了正面回應這些挑戰(zhàn)而設計。該方案完全符合UCIe 規(guī)范，并充分利用了臺積電N3P 制程的創(chuàng)新技術。透過這種結合，該解決方案展現(xiàn)了卓越的功耗效率，使客戶能夠在不犧牲效能的前提下，達成極具挑戰(zhàn)性的能源預算目標。在復雜的多芯片系統(tǒng)中，這種高效能與低功耗的結合是確保系統(tǒng)長期穩(wěn)定運作的關鍵。
技術深度的躍進：64 Gbps 頻寬與超高密度
Cadence指出，此次投片的第三代解決方案在互連技術上實現(xiàn)了重大進步。支持每通道高達64 Gbps 的傳輸速率，讓設計人員能夠實現(xiàn)超高頻寬密度，進而解鎖可擴展小晶片架構的新可能。
Cadence強調，該解決方案在不同封裝模式下均表現(xiàn)出驚人的性能：
? 在標準封裝（Standard Package）中，頻寬密度達到3.6 Tbps/mm。
? 在先進封裝（Advanced Package）中，頻寬密度更是飆升至21.08 Tbps/mm。
這種針對AI 和HPC 應用優(yōu)化的架構，整合了同類產品中最佳的PPA 指標，為AI 加速器、網路設備及先進資料中心系統(tǒng)提供了強大的支援。
高度靈活的整合與多協(xié)議支持
為了縮短客戶的產品上市時間并降低整合門檻，Cadence 的UCIe IP 提供了極高的靈活性。它能與多種主流介面協(xié)定無縫銜接，包括AXI、CXS.B、CHI-C2C、PCIe 以及CXL.io。這種多協(xié)議的支持，結合高速物理層（PHY）的完整IP 子系統(tǒng)，使得該方案能迅速整合至各類平臺中。此外，該架構設計強調跨供應商小芯片生態(tài)系統(tǒng)的互操作性（Interoperability），確保在異構多芯片環(huán)境中依然能穩(wěn)定運作。
其中，在硬件層面，Cadence 導入了先進的錯誤修正（ECC）、通道邊際測試（Lane Margining）以及診斷功能，以確保在苛刻的運算環(huán)境下維持高度可靠性。值得注意的是，該方案具備自我校準（Self-calibrating）能力與基于硬件的啟動機制（Hardware-based bring-up）。這項技術突破消出了對韌體干預的需求，不僅能達到快速的系統(tǒng)初始化，更簡化了整體設定流程。搭配整合了鎖相環(huán)（PLL）的精簡時鐘方案，該系統(tǒng)在面對電壓與溫度波動時展現(xiàn)出強大的韌性，讓設計師能將精力集中于核心邏輯開發(fā)。
深耕與布局：從2018 到2024 的演進
事實上，Cadence 在芯片對芯片互聯(lián)接口領域的領先地位并非偶然。 Cadence硅解決方案事業(yè)部行銷副總裁Arif Khan 指出，公司早在2018 年便完成了首次芯片對芯片接口IP的投片。而隨著產業(yè)趨勢轉向，Cadence 于2022 年開始轉向UCIe 標準，并在過去兩年中廣泛展示了其第一代與第二代UCIe 解決方案的硅驗證成果。
Arif Khan 表示，鑒于AI 與HPC 應用對吞吐量和效率近乎無止境的需求，我們非常自豪能推出達成64G 速度的第三代UCIe IP。通過與長期合作伙伴臺積電的協(xié)作，我們正為共同客戶提供高品質且高效的解決方案。
隨著64 Gbps UCIe IP 的成功投片，半導體產業(yè)朝著“即插即用”的小芯片生態(tài)系又邁進了一大步。這種技術不僅解決了單一大型芯片（Monolithic SoC）在制造良率與面積上的限制，更通過異構整合，讓不同功能的信片能以最優(yōu)路徑進行溝通。這項由Cadence 與臺積電共同推動的技術創(chuàng)新，無疑將成為未來幾年AI服務器與超級電腦研發(fā)的核心驅動力。
