Cadence 相關(guān)文章(105篇)

Cadence與三星晶圓代工就SF2P等制程達(dá)成新多年期IP協(xié)議
發(fā)表于：6/17/2025 1:00:21 PM
Synopsys與Cadence確認(rèn)收到BIS通知
發(fā)表于：5/30/2025 11:12:20 AM
美國切斷部分對華半導(dǎo)體技術(shù)出口
發(fā)表于：5/29/2025 12:12:08 PM
Cadence發(fā)布新型AI超級計(jì)算機(jī)
發(fā)表于：5/9/2025 9:07:34 AM
Arm已將Artan基礎(chǔ)IP業(yè)務(wù)出售給了Cadence
發(fā)表于：4/21/2025 11:02:08 AM
Cadence宣布將收購Arm的Artisan基礎(chǔ)IP業(yè)務(wù)
發(fā)表于：4/18/2025 10:02:41 AM
聯(lián)發(fā)科正利用AI驅(qū)動(dòng)的Cadence工具設(shè)計(jì)2nm芯片
發(fā)表于：1/24/2025 1:11:05 PM
Cadence宣布收購嵌入式IP平臺(tái)提供商Secure-IC
發(fā)表于：1/23/2025 1:17:03 PM
加特蘭集成 Cadence Tensilica ConnX 220 DSP 全面升級汽車成像雷達(dá)解決方案
發(fā)表于：1/9/2025 9:34:51 PM
Cadence Palladium Z3 和 Protium X3 系統(tǒng)
發(fā)表于：12/27/2024 11:55:48 PM
Rapidus與Synopsys和Cadence簽署2nm合作協(xié)議
發(fā)表于：12/13/2024 11:30:03 AM
Cadence和西門子EDA兩巨頭競購Altair
發(fā)表于：10/24/2024 11:07:20 AM
Cadence演示全球首款128GT/s PCIe 7.0光纖連接方案
發(fā)表于：6/19/2024 8:30:48 AM
2023年半導(dǎo)體IP設(shè)計(jì)市場規(guī)模達(dá)70.4億美元
發(fā)表于：4/25/2024 8:59:20 AM
Cadence 擴(kuò)充 Tensilica Vision 產(chǎn)品線
發(fā)表于：3/7/2024 10:39:35 AM
Cadence 推出新版 Palladium Z2 應(yīng)用
發(fā)表于：1/25/2024 6:51:00 AM
從 L1~L5 自動(dòng)駕駛芯片發(fā)生了哪些變化？
發(fā)表于：12/1/2023 5:21:00 PM
DDR5 時(shí)代來臨，新挑戰(zhàn)不可忽視
發(fā)表于：10/20/2023 9:49:54 AM
Cadence 推出面向硅設(shè)計(jì)的全新 Neo NPU IP 和 NeuroWeave SDK，加速設(shè)備端和邊緣 AI 性能及效率
發(fā)表于：9/22/2023 6:55:46 AM
Cadence 推出 Joules RTL Design Studio，將 RTL 生產(chǎn)力和結(jié)果質(zhì)量提升到新的高度
發(fā)表于：7/17/2023 2:33:11 PM
Cadence 發(fā)布面向 TSMC 3nm 工藝的 112G-ELR SerDes IP 展示
發(fā)表于：5/24/2023 2:27:44 PM
Cadence 推出開拓性的 Virtuoso Studio
發(fā)表于：4/20/2023 8:18:00 PM
Cadence 加強(qiáng)其 Tensilica Vision 和 AI 軟件合作伙伴生態(tài)
發(fā)表于：4/13/2023 10:16:00 PM
Cadence 推出 Allegro X AI，旨在加速 PCB 設(shè)計(jì)流程，可將周轉(zhuǎn)時(shí)間縮短 10 倍以上
發(fā)表于：4/7/2023 10:04:00 PM
Cadence 榮獲六項(xiàng) 2022 TSMC OIP 年度合作伙伴大獎(jiǎng)
發(fā)表于：12/14/2022 9:57:00 PM
聯(lián)電與Cadence共同開發(fā)認(rèn)證的毫米波參考流程達(dá)成一次完成硅晶設(shè)計(jì)
發(fā)表于：12/1/2022 6:24:34 AM
Cadence 解決方案和生態(tài)系統(tǒng)主管談EDA軟件發(fā)展趨勢
發(fā)表于：9/16/2022 10:37:07 PM
Cadence 發(fā)布 Verisium AI-Driven Verification Platform 引領(lǐng)驗(yàn)證效率革命
發(fā)表于：9/15/2022 2:12:22 PM
現(xiàn)任Cadence執(zhí)行董事長陳立武將加入英特爾董事會(huì)
發(fā)表于：8/15/2022 9:08:53 AM
Cadence 通過面向 TSMC 先進(jìn)工藝的 PCIe 5.0 PHY 和控制器 IP 規(guī)范合規(guī)性認(rèn)證
發(fā)表于：6/23/2022 9:42:00 PM

?
1
2
3
4
?

Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有京ICP備10017138號-2

<tbody id="2oxsq"><acronym id="2oxsq"><strike id="2oxsq"></strike></acronym></tbody>