在電子產(chǎn)品向小型化、集成化方向發(fā)展的趨勢下，系統(tǒng)級封裝SiP（System In a Package系統(tǒng)級封裝）受到了業(yè)界的青睞。

　　從市場情況上看，SiP主要應用在智能手機、TWS耳機、智能手表等對小型化要求高的消費電子領域。根據(jù)智研咨詢統(tǒng)計，智能手機占據(jù)SiP下游產(chǎn)品應用的70%，是最主要的應用場景。而近年來，隨著SiP模塊成本的降低、效率的提升、以及制造流程趨于成熟，采用這種封裝方式的應用領域已從消費電子市場領域逐漸滲透拓展至工業(yè)控制、智能汽車、云計算、醫(yī)療電子等諸多新興領域。

　　在這些新興市場的帶動下，SiP迎來了更大的發(fā)展機會。根據(jù)Yole數(shù)據(jù)統(tǒng)計，2019年系統(tǒng)級封裝市場規(guī)模約為134億美元，預計2025年市場規(guī)模將達到188億美元，復合年增長率為6%。

　　SiP封裝市場的新玩家

　　站在半導體封裝技術發(fā)展的角度看，SiP由于專利壁壘小、可以異質集成、縮短產(chǎn)品上市周期等眾多優(yōu)點等被半導體前后道廠商所關注，逐漸扛起后摩爾時代集成度持續(xù)提高的重任。

　　在市場推動和技術發(fā)展的雙重價值下，不少廠商都在致力于拓展SiP市場。傳統(tǒng)半導體封裝龍頭，包括日月光、長電科技、通富微電以及華天科技等多家廠商都擁有這方面的實力。

　　但除了這些傳統(tǒng)OSAT廠商外，還有一些新玩家正在加入到SiP的競爭中。

　　這其中就包括去年剛從歌爾股份拆分出來的歌爾微電子有限公司。根據(jù)歌爾股份的公告顯示，SiP將作為歌爾微電子所關注的重點發(fā)展領域之一。

　　歌爾微電子認為，就前端環(huán)節(jié)而言，SiP相較于SoC具有很多優(yōu)點。例如，在向集成化發(fā)展的過程中，Si和III-V族化合物芯片工藝制程不兼容，IC與MEMS工藝不兼容，主動器件與無源器件工藝不兼容，采用SoC無法將不同材料、不同工藝的器件異質集成，而SiP可以利用異質集成解決不同芯片工藝的兼容問題。此外，SiP還在專利壁壘，開發(fā)成本、研發(fā)周期方面具有優(yōu)勢。在后端環(huán)節(jié)，SiP相對于傳統(tǒng)的PCBA也具有很多優(yōu)點，如減小尺寸、增強性能、延長產(chǎn)品生命周期，降低后端應用企業(yè)的設計難度以及供應鏈管理成本，提高產(chǎn)品可靠性等。

　　歌爾微電子表示：“歌爾微電子作為國內MEMS領先企業(yè)，發(fā)展SiP業(yè)務可以提供從設計-封測-成品的一站式服務。此外，歌爾股份的整機業(yè)務，如智慧穿戴、耳機、AR/VR等對于產(chǎn)品小型化和SiP產(chǎn)品需求可以作為SiP業(yè)務的直接出海口?！?/p>

　　SiP雖然很熱，但產(chǎn)業(yè)生態(tài)尚不健全，仍面臨很多挑戰(zhàn)。歌爾微電子指出：“裸芯片等供應鏈資源，以往商業(yè)模式，芯片廠商自行或委托封測廠以IDM或OSATs模式封測后出售，而SiP可能涉及多家不同品牌的芯片，芯片廠商通常不愿意以裸芯片形式出貨，況且出貨后還需要相應的技術支持，和以往的模式不同；目前只能靠量或者客戶影響力進行商業(yè)談判獲取?！?/p>

　　此外，SiP由于集成了多顆芯片在測試和良率方面的挑戰(zhàn)較大。測試方面，由于都集成在一起，管腳的互連會導致某些可測性喪失；另外從測試時間及成本角度也不可能保證每個芯片都測試。測試流程也會發(fā)生變化，以往封裝好了進行測試，現(xiàn)在要邊封邊側，以確保良率。良率方面，SiP中集成了眾多芯片與器件，每個芯片/器件封測中的良率損失都會加成到最終的SiP模塊上。SiP模塊的成本相對于單一芯片封裝成本高出許多，良率的重要性極其關鍵。

　　SiP成本的降低依賴于產(chǎn)品生態(tài)以及出貨量。通常而言，由于SiP集成了眾多器件，對于后端應用廠商而言，減少了產(chǎn)品的設計難度、降低了供應鏈管控成本、縮短了產(chǎn)品上市周期。對于成本的降低是有利的。但是SiP模塊的開發(fā)成本、周期以及出貨量均需要綜合考慮。定制開發(fā)通常為一些有實力的大客戶，成本的降低取決于單一產(chǎn)品的出貨量以及產(chǎn)品的高端定位實現(xiàn)。

　　歌爾/立訊等作為智能終端的核心供貨商，以SiP取代傳統(tǒng)的PCBA方案，實現(xiàn)集成度和性能的提高，也在布局封裝業(yè)務。對于一些材料廠商，如PCB/基板廠商，則基于現(xiàn)有制程開發(fā)芯片/器件埋入技術等先進制程等。歌爾微電子強調：“SiP的出現(xiàn)導致產(chǎn)業(yè)鏈的界限不再清晰，各環(huán)節(jié)需要協(xié)同工作，共同推進半導體集成度的提高。”

　　資料來源：根據(jù)Yole Development 2019，歌爾微電子加工整理

　　材料是SiP發(fā)展的重要一環(huán)

　　SiP市場的發(fā)展，需要全產(chǎn)業(yè)鏈的支持。其中，材料就是SiP發(fā)展過程中的一個重要環(huán)節(jié)之一。

　　作為全球領先的電子材料供應商，漢高從半導體封裝到電路板組裝，從顯示屏材料到散熱管理，能夠為全球及中國眾多客戶提供全方位電子材料及解決方案。對于SiP市場的發(fā)展，漢高也對此有著獨到的看法。

　　漢高認為，手機穿戴裝置與射頻模組 5G手機以及智能手表等穿戴裝置是目前推動SiP向前發(fā)展的主力，而高端電腦處理器、伺服器等應用則是SiP未來的成長動力。

　　就SiP材料領域而言，“可以想象異質化整合與微型化是SiP封裝的必要技術”，漢高相關負責人表示：“異質整合跟微型化在這的意思是，將兩個、甚至多個不同性質的電子元件整合在一個Package中，除了要解決空間限制，更要解決散熱以及電磁波干擾的問題?！?/p>

　　為了滿足市場對SiP材料的需求，漢高推出了可用于功率IC和分立器件的半燒結芯片粘接膠，以滿足更高的散熱需求，此外，漢高還陸續(xù)推出了專為倒裝芯片器件而設計的毛細底部填充劑以及保護蓋及強化件粘接粘合劑。

　　值得一提的是，漢高還推出了芯片級電磁干擾（EMI）屏蔽解決方案，這些技術包括在封裝體內提供分腔式的屏蔽保護和在封裝表面提供覆膜式屏蔽保護。分腔式和覆膜式電磁干擾屏蔽保護可以實現(xiàn)更小、更輕薄的電子產(chǎn)品設計。

　　據(jù)漢高相關負責人表示：“漢高的粘膠技術能夠靈活滿足單層芯片的多種需求，優(yōu)秀的可靠性與粘結性能，兼容多種噴霧涂覆和點膠方式，這種方式投入成本低，制程簡單潔凈?！?/p>

　　EDA在SiP市場扮演的角色

　　除了材料方面以外，在芯片設計越來越復雜的情況下，EDA工具在半導體產(chǎn)業(yè)鏈中的各個環(huán)節(jié)也起到了重要的作用。SiP作為新興的封裝技術技術之一，同樣離不開EDA工具的支持。

　　SiP的發(fā)展，促進了EDA工具迭代。SiP的到來，對EDA產(chǎn)生的影響首先是適應設計方法的改變。Cadence公司產(chǎn)品市場總監(jiān)孫自君先生指出，如何簡化SiP的設計過程將是推動對系統(tǒng)級封裝（SiP）芯片技術需求的最關鍵能力。一個完整的設計流程與工具支持將使得產(chǎn)品開發(fā)工作大幅簡化，工具對未來技術的擴展性，向下兼容以及數(shù)據(jù)交換的標準化都是必要的考量點。

　　從系統(tǒng)芯片（SoC）過渡到SiP的設計方法，給芯片設計人員和封裝設計人員都帶來了新的挑戰(zhàn)。對硅基板的布局和驗證提出了新的挑戰(zhàn)。諸如LVS, Layout vs. Schematic和metal balance金屬平衡之類的需求以及為頂級連接性定義和管理top netlist的要求變得至關重要。

　　因為小型化緊湊化，除了電性之外，電與熱的交互也需要非常完整的設計能力，包括熱感知設計方法，E-T Co-simulation。最重要的是，采用多個Chiplet進行布局和驗證設計將給IC設計團隊和封裝設計人員帶來新的挑戰(zhàn)。擴展以支持多個Chiplet的設計工具和方法對于項目的成敗至關重要。

　　其二是對標準化提出了新的要求，Cadence指出與傳統(tǒng)的硬Hard IP layout 或Soft IP netlist相比，經(jīng)過物理實現(xiàn)和測試的Chiplet是更好的選擇。這些Chiplet是下一代設計的關鍵。今天已經(jīng)有許多用Chiplet來構建和設計的產(chǎn)品，但是其中的大部分工作還是要人工完成。就是說，幾乎所有基于Chiplet的設計今天都在垂直集成IDM （垂直整合制造）的公司中完成，這些公司還設計了模塊化或分解的SoC?；贑hiplet的架構向主流市場的擴展，使Chiplet變得廣泛可用。

　　商業(yè)化Chiplet的愿景將要求IP提供商在進一步發(fā)展之前，先幫助使用者挑選出合適的商業(yè)模型。例如如何計價。

　　這種基于Chiplet的架構允許設計人員直接應用IP，而無需考慮其不同的工藝節(jié)點或技術如模擬、數(shù)字或混合信號。設計師可以專注于他們?yōu)樵O計帶來的功能實現(xiàn)或價值提升。

　　可以幫助實現(xiàn)這一愿景的一個顯而易見的領域是Chiplet標準的開發(fā)技術和設計文檔編制。包括 I-O間距、通信接口和相應的產(chǎn)業(yè)技術標準的適用性，low power/low BER,low latency 還有Tool kit與設計參考PDK。

　　所以一套經(jīng)過多個業(yè)界領先的廠商共同探討的完整設計流程，從數(shù)字IC、模擬和混合信號設計、先進封裝三個方向切入的設計體系，將設計與仿真流程融合在一起將是產(chǎn)業(yè)能不能抓住市場機會的重要先機。

　　孫自君先生表示：“在整個IC封裝生態(tài)系統(tǒng)方面，我們看到所有大型半導體代工廠現(xiàn)在都提供其先進封裝的版本。通過采用參考流程和PDK來支持設計團隊的新方式，這在很多方面為封裝界帶來了新的想法。這是一個新的機遇，也許利用通用開發(fā)PDK設計套件或是封裝參考流程，可以用合理的成本推動新的產(chǎn)業(yè)的升級動能。Cadence自2007開始就協(xié)助業(yè)界開始設計3D IC，目前在市場上已經(jīng)有很多眾所周知的產(chǎn)品，如領先的手持通訊產(chǎn)品就是采用Cadence的工具設計和制造，也是現(xiàn)在唯一的3D IC全流程設計工具公司?！?/p>

　　同時，隨著全球電子化進程的開展，電子產(chǎn)業(yè)發(fā)展興旺，手機、電腦等產(chǎn)品的出貨量長期穩(wěn)居世界第一，消費電子、電動汽車等產(chǎn)業(yè)也帶來了大量的消費需求，目前中國已成為全球第一大消費電子生產(chǎn)國和消費國。市場需求的爆發(fā)式增長必定推動上游半導體產(chǎn)業(yè)的高速發(fā)展，對于封測環(huán)節(jié)更有望深度受益。

　　就用于SiP市場的EDA工具而言，Cadence認為未來的競爭將圍繞三個方面展開：

　　一、系統(tǒng)架構：設計規(guī)劃，局部優(yōu)化，全局最佳化、功能管理

　　二、設計互連：頂層netlist，布局規(guī)劃，RDL，interposer，Die Stackplanning and Layout

　  三、功能驗證：On/off chip SI,PI, EM, IR,Electrical-Thermal, CMP, Step Height, Local Planarity, physical verificationand test, and DRC

　　除了上述文中所提到的傳統(tǒng)OSAT、材料和EDA方面對SiP市場發(fā)展產(chǎn)生了一定的影響，設備、電子制造商等也是SiP產(chǎn)業(yè)鏈中不可忽視的環(huán)節(jié)。為了進一步加強SiP產(chǎn)業(yè)鏈之間交流，ELEXCON電子展暨嵌入式系統(tǒng)展同期將舉辦中國系統(tǒng)級封裝大會（SiP Conference China）。

　　根據(jù)官方消息顯示，2021年的SiP系統(tǒng)級封裝與先進封測專區(qū)暨第五屆中國系統(tǒng)級封裝大會將于2021年9月1-3日亮相ELEXCON深圳國際電子展暨嵌入式系統(tǒng)展，展示業(yè)內領先企業(yè)及尖端技術產(chǎn)品，三天的精彩活動，囊括了優(yōu)秀的電子系統(tǒng)設計、SiP封裝專業(yè)知識、以及SiP設計鏈的方方面面，同時匯集了OSAT、EMS、OEM、IDM、無晶圓半導體設計公司和硅晶圓代工廠以及原材料和設備的裝配和測試供應商，讓IC設計與封測、SiP封裝、EMS/OEM組裝、半導體材料及制造設備等優(yōu)質廠商匯聚一堂，共襄5G時代SiP封裝領域新商機。