在ISSCC 2020上臺積電呈現(xiàn)了其基于ULL 22nm CMOS工藝的32Mb嵌入式STT-MRAM。該MRAM具有10ns的讀取速度，1M個循環(huán)的寫入耐久性，在150度下10年以上的數(shù)據(jù)保持能力和高抗磁場干擾能力。
ULL 22nm STT-MRAM的動機(jī)
與閃存相比，TSMC的嵌入式STT-MRAM具有明顯的優(yōu)勢。閃存需要12個或更多額外的掩模，只能在硅基板上實(shí)現(xiàn)，并且以頁面模式寫入。而STT-MRAM在后段（BEOL）金屬層中實(shí)現(xiàn)，如圖1所示，僅需要2-5個額外的掩模，并且可以字節(jié)模式寫入。
該STT-MRAM基于臺積電的22nm ULL （Ultra-Low-Leakage）CMOS工藝平臺，具有10ns的極高讀取速度，讀取功率為0.8mA /MHz/bit。對于32Mb數(shù)據(jù)，它具有100K個循環(huán)的寫入耐久性，對于1Mb數(shù)據(jù)，具有1M個循環(huán)的耐久性。它支持在260°C下進(jìn)行90s的IR回流焊，在150°C下10年的數(shù)據(jù)保存能力。它以1T1R架構(gòu)實(shí)現(xiàn)單元面積僅為0.046平方微米，25度下的32Mb陣列的漏電流僅為55mA，相當(dāng)于在低功耗待機(jī)模式（LPSM，Low Power Standby Mode）時為1.7E-12A / bit。。它利用帶有感應(yīng)放大器微調(diào)和1T4R參考單元的讀取方案。
圖1. M1和M5之間的BEOL金屬化層中的STT-MRAM位單元的橫截面。
1T1R MRAM的操作和陣列結(jié)構(gòu)
為減小寫電流路徑上的寄生電阻，采用了兩列公共源極線（CSL，common source line ）陣列結(jié)構(gòu)，如圖所示。
圖2.1T1R單元在帶有2列CSL的512b列的陣列示意圖
字線由電荷泵過驅(qū)動，以提供足夠的數(shù)百毫安的開關(guān)電流用于寫操作，要求將未選擇的位線偏置在“寫禁止電壓”（VINHIBIT，write-inhibit voltage）上，以防止訪問時在所選行中未選中列的晶體管上產(chǎn)生過高的電應(yīng)力。為了減少未選中的字線上的存取晶體管的位線漏電流，該字線具有負(fù)電壓偏置（VNEG）。用于讀取，寫入-0和寫入-1的陣列結(jié)構(gòu)的偏置如圖3所示。
圖3.讀，寫0和寫1操作的字線和位線的單元陣列電壓表。
MRAM讀取操作
為了從LPSM快速，低能耗喚醒以實(shí)現(xiàn)高速讀取訪問，它采用了細(xì)粒度的電源門控電路（每128行一個），分兩步進(jìn)行喚醒（如圖4所示）。電源開關(guān)由兩個開關(guān)組成，一個開關(guān)用于芯片電源VDD，另一個開關(guān)用于從低壓差（LDO， Low Drop-Out ）穩(wěn)壓器提供VREG的穩(wěn)定電壓。首先打開VDD開關(guān)以對WL驅(qū)動器的電源線進(jìn)行預(yù)充電，然后打開VREG開關(guān)以將電平提升至目標(biāo)電平，從而實(shí)現(xiàn)<100ns的快速喚醒，同時將來自VREG LDO的瞬態(tài)電流降至最低。
圖4.具有兩步喚醒功能的細(xì)粒度電源門控電路（每128行一個）。
圖5所示的隧道磁電阻比（TMR）House曲線是反平行狀態(tài)Rap與平行狀態(tài)Rp之間的比率隨電壓的變化，在較高溫度下顯示出較低的TMR和較小的讀取窗口。
圖5 TMR的House曲線顯示了在125°C時減小的讀取窗口
Rap和Rp狀態(tài)的電阻分布，當(dāng)計入位線金屬電阻和訪問晶體管電阻時，總的讀取路徑上的電阻，在兩個狀態(tài)之間的差值減小，如圖6所示。
圖6.Rap和Rp的電阻分布間距在計入寄生電阻時變小
為了感測MTJ的電阻，必須在讀取期間將其兩端的電壓通過晶體管N1和N2鉗位到一個低值，以避免讀取干擾，并對其進(jìn)行微調(diào)以消除感測放大器和參考電流偏移。參考電阻是1T4R配置R?（R p + R ap）/ 2 + R1T，如圖7所示。
圖7.具有微調(diào)能力的感測放大器顯示了晶體管N1和N2上的讀取鉗位電壓，以防止讀取干擾。參考R?（R p + Rap）/ 2 + R1T
如圖8，讀取時序圖和shmoo圖所示，這種配置在125°C時能夠?qū)崿F(xiàn)小于10ns的讀取速度。
圖8. 125°C時的讀取時序圖和讀取shmoo圖。
MRAM寫入操作
低阻態(tài)Rp和高阻態(tài)Rap的MRAM寫入操作需要如圖9所示的雙向?qū)懭氩僮?。要將Rap狀態(tài)寫到Rp需要將BL偏置到VPP，WL到VREG_W0，SL到0以寫入0狀態(tài)。要寫入1狀態(tài)，將Rap變成Rp需要反方向的電流，其中BL為0，SL為VPP，WL為VREG_W1。
圖9.平行低電阻狀態(tài)Rp和高電阻反平行狀態(tài)Rap的雙向?qū)懭?/p>
為了在260°C的IR回流焊中達(dá)到90秒的保留數(shù)據(jù)時長，需要具有高能壘Eb的MTJ 。這就需要將MTJ開關(guān)電流增加到可靠寫入所需的數(shù)百mA。寫入電壓經(jīng)過溫度補(bǔ)償，電荷泵為選定的單元產(chǎn)生一個正電壓，為未選定的字線產(chǎn)生一個負(fù)電壓，以抑制高溫下的位線漏電。寫電壓系統(tǒng)如圖10所示。
圖10顯示了電荷泵對WL和BL/SL的過驅(qū)動以及溫度補(bǔ)償?shù)膶懫?/p>
在較寬的溫度范圍內(nèi)工作時，需要對寫入電壓進(jìn)行溫度補(bǔ)償。圖11顯示了從-40度到125度的寫入電壓shmoo圖，其中F/P表示在-40度時失敗，而在125度時通過。
圖11.顯示寫入期間溫度補(bǔ)償?shù)囊蟆?/p>
具有標(biāo)準(zhǔn)JTAG接口的BIST模塊可實(shí)現(xiàn)自修復(fù)和自調(diào)節(jié)，以簡化測試流程。實(shí)現(xiàn)圖12中所示的雙糾錯ECC（DECECC）的存儲控制器TMC。
圖12. BIST和控制器，用于在測試和實(shí)施DECECC期間進(jìn)行自修復(fù)和自調(diào)節(jié)。
TMC實(shí)施了智能寫操作算法，該算法實(shí)現(xiàn)了偏置設(shè)置和驗(yàn)證/重試時間，以實(shí)現(xiàn)較高的寫入耐久性（> 1M循環(huán)）。它包含寫前讀（用于確定需要寫哪些位）和動態(tài)分組寫入（用于提高寫吞吐量），帶寫校驗(yàn)的多脈沖寫入操作以及優(yōu)化寫電壓以實(shí)現(xiàn)高耐久性。該算法如圖13所示。
圖13.智能寫操作算法，顯示動態(tài)組寫和帶寫驗(yàn)證的多脈沖寫。
MRAM數(shù)據(jù)可靠性
圖14.寫入耐久性測試表明，在100K -40度寫入循環(huán)前后，32Mb芯片訪問時間和讀取電流均穩(wěn)定。
圖15. 在-40度時，1M循環(huán)后寫入誤碼率小于1 ppm。
圖16. 熱穩(wěn)定性勢壘Eb控制著數(shù)據(jù)保持能力的溫度敏感度，在150℃（1ppm）下數(shù)據(jù)保留超過10年。
在基于自旋的STT-MRAM的許多應(yīng)用中，磁場干擾是一個潛在的問題。該解決方案是在封裝上沉積0.3mm厚的磁屏蔽層，如圖16所示，實(shí)驗(yàn)表明在移動設(shè)備的商用無線充電器的磁場強(qiáng)度為3500Oe的情況下，暴露100小時的誤碼率可以從> 1E6 ppm降低到?1ppm。另外，在650 Oe的磁場下，在125°C下的數(shù)據(jù)保存時間超過10年。
圖17.對3500 Oe磁場的靈敏度降低了1E6倍。
結(jié)論
22nm ULL 32Mb高密度MRAM具有非常低的功率，高的讀取速度，非常高的數(shù)據(jù)保留能力和耐久性，適用于廣泛的應(yīng)用。單元面積僅為0.0456平方微米，讀取速度為10ns，讀取功率為0.8mA / MHz / b，在低功耗待機(jī)模式（LPSB）下，其在25C時的泄漏電流小于55mA，相當(dāng)于每比特的漏電流僅為1.7 E-12 A。對于32Mb數(shù)據(jù)，它具有100K個循環(huán)的耐久性，而對于1Mb的數(shù)據(jù)可以> 1M個循環(huán)。它在260°C的IR回流下具有90秒的數(shù)據(jù)保留能力，在150°C的條件下可保存數(shù)據(jù)10年以上。產(chǎn)品規(guī)格如圖18所示，裸片照片如圖19所示。
圖18. 22nm MRAM規(guī)格匯總表。
圖19. 22nm CMOS工藝中的32Mb高密度MRAM裸片圖。
編者注： 圖1TEM切片也是模糊的夠可以的，有種動作片里打了馬賽克的感覺。不過看切片一直都給人一種給少女脫衣服的快感。圖1TEM中MRAM位置結(jié)構(gòu)，好像其示意圖并不對應(yīng)。MTJ下方應(yīng)該還有一個Bottom Via ，然后上方是一個比較厚的上電極再接一個Top via或者M(jìn)4（如下圖所示），而不是像示意圖中所描繪的那樣。
