《電子技術(shù)應用》
您所在的位置:首頁 > 模擬設計 > 業(yè)界動態(tài) > 臺積電的“12nm”工藝有什么改進

臺積電的“12nm”工藝有什么改進

2017-03-16
關(guān)鍵詞: 臺積電 10nm 終端 16nm

雖然,臺積電很早就說自己的的10nm工藝已進入量產(chǎn),但是到目前為止,還沒有一款基于臺積電10nm工藝的終端產(chǎn)品正式發(fā)布。此前有消息稱臺積電在10nm良率上遇到了一些問題。所以,相應終端產(chǎn)品的面世可能還需要一段時間。目前16nm工藝仍然是臺積電的主力。不過,很快傳聞中的臺積電“12nm”也即將出爐。

根據(jù)最新的消息顯示,NVIDIA針對自動駕駛及AI運算市場所推出的Xavier SoC處理器當中的新一代Volta GPU,將使用臺積電的“12nm”工藝,預計最快將在今年下半年量產(chǎn)。

1489546391791008527.jpg


不過需要注意的是,臺積電的12nm工藝跟GlobalFoundries的12nm FD-SOI工藝不同,它實際上是現(xiàn)有16nm工藝的改進版。

據(jù)爆料,臺積電即將推出的所謂的12nm,其實是現(xiàn)有16nm工藝的第四代縮微改良版本,具有更低的漏電流及成本,并且線寬微縮能力已領先三星14nm。而改稱12nm的目的是反擊三星、GlobalFoundries、中芯國際等對手的14/12nm工藝優(yōu)勢,牢牢控制10-28nm之間的代工市場。

其實這樣的數(shù)字游戲在半導體行業(yè)由來已久,最開始是三星在與臺積電的競爭當中搶先將推出了14nm(實際上20nm工藝),所以隨后臺積電隨后也被迫跟進玩起了數(shù)字游戲。

然而這樣一來,GlobalFoundries去年推出的12nm FD-SOI工藝就變得有點尷尬了。

資料顯示,GlobalFoundries的12nm FD-SOI工藝能夠以低于16nm FinFET的功耗和成本提供等同于10nm FinFET的性能。支持全節(jié)點縮放,性能比現(xiàn)有FinFET工藝提升了15%,功耗降低了50%。而掩膜成本則比少于10nm FinFET工藝減少40%!

也就是說,GlobalFoundries在成本、功耗等方面都要優(yōu)于臺積電的16nm。但是現(xiàn)在,臺積電的第四代16nm也改名叫“12nm”了,顯然這在宣傳和營銷上給人的感覺是二者在工藝水平上沒有什么區(qū)別。而且,臺積電的招牌比GlobalFoundries也要更響一些。另外,GlobalFoundries的12nm FD-SOI的量產(chǎn)時間可能要比臺積電的“12nm”更晚,這些都將使得GlobalFoundries的12nm FD-SOI工藝在后續(xù)的市場競爭當中可能將處于被動的局面。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。