《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 新品快遞 > Altera推出面向Stratix® 10 FPGA和SoC的早期使用計劃

Altera推出面向Stratix® 10 FPGA和SoC的早期使用計劃

2014-08-05

Altera公司(Nasdaq: ALTR)今年早些時候宣布了早期客戶基準(zhǔn)測試結(jié)果獲得成功,在此基礎(chǔ)上,今天發(fā)布面向Stratix® 10 FPGASoC的早期試用設(shè)計軟件,這是業(yè)界第一款針對14-nm FPGA的設(shè)計軟件??蛻衄F(xiàn)在可以啟動自己的Stratix 10 FPGA設(shè)計,采用Stratix 10 HyperFlex體系結(jié)構(gòu)和Intel 14 nm三柵極工藝,率先體驗內(nèi)核性能兩倍的提高。在這一設(shè)計軟件中,Altera引入了Hyper-Aware設(shè)計流程,包括創(chuàng)新的快速前向編譯功能,支持客戶快速研究設(shè)計性能,實(shí)現(xiàn)性能突破。

隨著Stratix 10 FPGA在內(nèi)核性能上的大幅度突破,用戶現(xiàn)在可以利用創(chuàng)新的HyperFlex體系結(jié)構(gòu),進(jìn)一步提高設(shè)計性能,獲得前一代FPGA體系結(jié)構(gòu)無法實(shí)現(xiàn)的性能突破。開發(fā)的快速前向編譯功能將客戶設(shè)計性能提高了兩倍,針對性能瓶頸,逐步提供詳細(xì)的改進(jìn)建議,從而幫助用戶快速進(jìn)行改進(jìn)。用戶可以采用快速前向編譯功能所提供的建議,估算出設(shè)計的Fmax (最大工作頻率)。采用這一創(chuàng)新的設(shè)計流程,快速前向編譯功能更有利于客戶提高Stratix 10 FPGA設(shè)計總體性能,快速實(shí)現(xiàn)時序收斂。

Altera高端FPGA資深市場經(jīng)理Jordon Inkeles說:“我們目前提供的Stratix 10設(shè)計工具幫助客戶采用業(yè)界性能最好的下一代FPGA和SoC以最快的速度將產(chǎn)品推向市場。快速前向編譯功能與Stratix 10 HyperFlex體系結(jié)構(gòu)相結(jié)合,客戶將性能提高了兩倍,同時節(jié)省了幾個星期到數(shù)月的工程開發(fā)時間。”

以前,為實(shí)現(xiàn)性能目標(biāo),用戶通常需要多次進(jìn)行耗時的設(shè)計迭代,包括嘗試各種設(shè)計優(yōu)化,重新運(yùn)行所有的FPGA編譯,確定設(shè)計修改是否有效。而采用快速前向編譯功能,用戶能夠獲得詳細(xì)的設(shè)計優(yōu)化指南,估算出設(shè)計Fmax,以充分發(fā)揮HyperFlex體系結(jié)構(gòu)的優(yōu)勢。由此,客戶會更好的確定在哪方面加大投入開發(fā)才能最有效的突破性能,從而提高設(shè)計性能和吞吐量。結(jié)果,Stratix 10 FPGA客戶以更少的設(shè)計迭代次數(shù)實(shí)現(xiàn)了性能目標(biāo),很容易將內(nèi)核性能提高兩倍。

Stratix 10 FPGA和SoC簡介

Stratix 10 FPGA和SoC設(shè)計支持最先進(jìn)的高性能應(yīng)用,包括,通信、軍事、廣播以及計算機(jī)和存儲市場等領(lǐng)域,同時降低了系統(tǒng)功耗。Stratix 10 FPGA和SoC采用HyperFlex體系結(jié)構(gòu)和Intel 14 nm三柵極工藝,內(nèi)核性能比前一代高性能可編程器件平均提高了兩倍。HyperFlex是Altera為Stratix 10器件提供的下一代內(nèi)核架構(gòu)——是FPGA業(yè)界過去十年中最顯著的體系結(jié)構(gòu)創(chuàng)新,支持傳統(tǒng)FPGA體系結(jié)構(gòu)無法實(shí)現(xiàn)的應(yīng)用。對于功耗預(yù)算非常嚴(yán)格的高性能系統(tǒng),與Stratix V FPGA相比,Stratix 10器件幫助客戶將功耗降低了70%。Stratix 10 FPGA和SoC實(shí)現(xiàn)了業(yè)界最高水平的集成度,包括:

  • 密度最高的單片器件,有四百多萬個邏輯單元。
  • 單精度、硬核浮點(diǎn)DSP性能優(yōu)于10 TeraFLOP。
  • 串行收發(fā)器帶寬比前一代FPGA高4倍,包括了28-Gbps背板收發(fā)器,以及56-Gbps收發(fā)器通路。
  • 高性能、四核64位ARM Cortex-A53處理器系統(tǒng)。
  • 多管芯解決方案,在一個封裝中集成了DRAM、SRAM、ASIC、處理器以及模擬組件。

供貨信息

客戶現(xiàn)在可以通過參加Altera的Stratix 10早期試用計劃,使用Stratix 10 FPGA設(shè)計軟件。已經(jīng)參加了早期試用計劃的客戶可以聯(lián)系當(dāng)?shù)氐腁ltera銷售代表,申請軟件許可。關(guān)于Stratix 10 FPGA和SoC相關(guān)的其他信息,或者希望加入早期試用計劃,請聯(lián)系您當(dāng)?shù)氐腁ltera銷售代表。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。