摘 要: 介紹了擴頻通信中的數(shù)字下變頻,通過查找表的方式進行了混頻和FIR低通濾波的設計及實現(xiàn),并通過了FPGA仿真驗證。實現(xiàn)的DDC具有結果誤差小、讀存時間短、占用資源少等特點。
關鍵詞: DDC;查找表;FIR濾波;FPGA
?
在擴頻通信中,數(shù)字下變頻(DDC)是一種很重要的技術,它包括數(shù)字混頻器、數(shù)控振蕩器以及數(shù)字濾波器三部分。而傳統(tǒng)的DDC大多采用專用芯片,雖然其外圍電路簡單、功能實現(xiàn)容易控制,但其大部分功能已經固化,存在兼容性較差、產品開發(fā)靈活性低、后續(xù)升級困難等缺陷。本文利用FPGA運算快速、易于升級等優(yōu)點,在簡化算法的基礎上,用最短的時間進行混頻濾波得到兩路相交信號。用Verilog語言對整個下變頻進行行為描述建模,并給出相應的仿真綜合結果。
1 正交下變頻方案理論分析
因為DDC的數(shù)據(jù)流是采樣信號的速率,DSP處理芯片很難完成高頻實時處理任務,而且FPGA中通常有大容量ROM資源,滿足查找表所需ROM資源,所以更適合用FPGA實現(xiàn)數(shù)字正交下變頻。數(shù)字正交下變頻是借助數(shù)控振蕩器NCO通過查找表的方式產生本地正交載波信號,與輸入信號進行正交混頻,經過低通濾波得到I—Q基帶信號。圖1為其方案框圖。
?
接收機收到的高頻信號表達式為:
?
式中,為接收信號的幅值,d(t)為數(shù)據(jù)信息的波形, c(t)為偽碼波形,fc=891 MHz,fd=18.176 MHz為信號頻偏,n(t)為高斯白噪聲。根據(jù)帶通采樣定理,引入單位沖激函數(shù)δ(t)構成沖激函數(shù)P(t):
???
輸入信號為x(t),其傅里葉變換為x(ω),則用fS抽樣后得到抽樣信號可表示為:
??? ???
由傅里葉變換性質得到XS(ω),可表示為:
由式(5)可知,A/D采樣使信號頻譜發(fā)生了周期延拓。中心頻率fC=891 MHz(如圖2)經帶通欠采樣后將信號頻譜搬移至fO=18.533 MHz。fO是fC除以fS后的余數(shù)。這樣A/D采樣實現(xiàn)了一個下變頻功能。
?
接收信號經A/D采樣后可表示為:
其中,TS為A/D采樣時鐘的周期,A為信號幅度的量化,d(nTS)表示二進制數(shù)據(jù)信息,c(nTS)表示偽碼序列信息。
經過A/D后,信號通過一個數(shù)字低通濾波器,濾掉噪聲和寄生信號,然后與本地NCO輸出的頻率為18.533 MHz的正交載波相乘,完成數(shù)字下變頻,再經過低通濾波,濾除倍頻分量,就可以得到基帶擴頻信號。
從圖2可以看出,本地NCO產生的同相和正交載波經過正交下變頻和低通濾波之后,不考慮噪聲的影響,輸出信號可以表示為:
其中,為本地載波與接收信號的頻差,為NCO的載波頻率,為起始相位差。
2 下變頻實現(xiàn)方案
?
?
?
3 下變頻器模塊實現(xiàn)
本文將輸入r正弦信號分為16相,NCO通過clk信號脈沖作為控制信號以查找法的形式找出其對應的正余弦值,與r信號混頻,得到兩路信號i0和q0,再經過低通濾波器,最后得到兩路正交信號i和q,如圖4和圖5所示。從仿真結果可以看出,從第二個clk脈沖開始工作到最后結果輸出,僅僅用了52 ns的時間。
?
本文針對擴頻通信接收的數(shù)字下變頻在特定的輸入信號下,通過查找表的方式進行了混頻和低通濾波的設計及實現(xiàn)。仿真結果在軟件Matlab上的建模結果完全一致,表明了設計的正確性。在Xilinx公司的FPGA集成設計軟件ISE7.1環(huán)境下選用xc3s5000-4fg900實現(xiàn)了綜合和映射。本文的創(chuàng)新點是:用移位代替濾波器乘法運算,節(jié)約了硬件資源;對抽頭系數(shù)進行擴大,將結果誤差減小到了1%;根據(jù)抽頭系數(shù)的對稱性減少了寄存器的使用,節(jié)約了讀取存儲的時間。
參考文獻
[1] 張欣.擴頻通信數(shù)字基帶信號處理算法及其VLSI實現(xiàn)[M].北京:科學出版社,2004.
[2] 薛年喜.MATLAB在數(shù)字信號處理中的應用[M].北京:清華大學出版社,2003.
[3] 張欣.VLSI數(shù)字信號處理.設計與實現(xiàn)[M].北京:科學出版社,2003.
[4] 王華.基于低通濾波器的數(shù)字下變頻性能[J].艦船電子對抗,2008,31(2).
[5] 張進,蘇凱雄.基于FPGA的數(shù)控振蕩器的設計與實現(xiàn)[J].福州大學學報(自然科學版),2005(5):584-587.