国产盗摄一区二区三区厕所视频,日韩一区二区在线播放

基于確保案例模型的網(wǎng)絡(luò)邊界測評模板化[嵌入式技術(shù)][其他]

袁文浩等人提出了根據(jù)《信息系統(tǒng)安全保障評估框架標(biāo)準(zhǔn)》將等級保護(hù)要求作為分論斷建模的理論。本文在此基礎(chǔ)上，依據(jù)等保測評工作的經(jīng)驗和技術(shù)搜集，增加了最底層分論斷到直接證據(jù)的建模，完成了基于確保案例模型的網(wǎng)絡(luò)邊界測評的建模，并創(chuàng)造性地提出了將網(wǎng)絡(luò)邊界測評工作模板化的方法，將測評工作分為技術(shù)檢查、訪談和文檔確認(rèn)工作，給出了3個模板表，進(jìn)一步拓展了等保測評發(fā)展的思路。

發(fā)表于：2/16/2017 5:30:00 PM

星載65 nm抗輻射GNSS接收機(jī)ASIC的SEFI實(shí)驗方法[通信與網(wǎng)絡(luò)][航空航天]

在抗輻射GNSS接收機(jī)的研發(fā)過程中，由于Xilinx 600萬門FPGA在軌單粒子翻轉(zhuǎn)（Single Event Upset，SEU）效應(yīng)嚴(yán)重，而自主研發(fā)抗輻射GNSS接收機(jī)ASIC是最有效的解決辦法。以航天五院重點(diǎn)型號項目“XX-2”項目為依托，在國內(nèi)首次采用65 nm抗輻射工藝，用單個ASIC芯片實(shí)現(xiàn)了1 200萬門規(guī)模的星載抗輻射GNSS接收機(jī)ASIC。但是，對此款新工藝/大規(guī)模/功能復(fù)雜的ASIC芯片進(jìn)行單粒子功能中斷測定是一個難題。通過在FPGA上模擬GNSS數(shù)字中頻信號和DSP配置輸入，然后由芯片的EMIF接口實(shí)時讀取芯片內(nèi)部關(guān)鍵數(shù)據(jù)來進(jìn)行SEU/ SEFI的判斷，并設(shè)計了SEFI判斷準(zhǔn)則和相應(yīng)的輻照實(shí)驗實(shí)現(xiàn)方案。

發(fā)表于：2/16/2017 11:16:00 AM

一種改進(jìn)的高性能處理器網(wǎng)絡(luò)子系統(tǒng)架構(gòu)設(shè)計[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

針對傳統(tǒng)處理器網(wǎng)絡(luò)子系統(tǒng)在高速網(wǎng)絡(luò)環(huán)境下的性能瓶頸，特別是BD管理效率低、數(shù)據(jù)傳輸延遲大等問題，提出一種改進(jìn)的網(wǎng)絡(luò)子系統(tǒng)架構(gòu)。該架構(gòu)將BD管理功能從NIC上移至處理器，并擴(kuò)展了BD信息，同時增加了cache的查找和讀后無效操作。通過Simics模擬器對系統(tǒng)架構(gòu)進(jìn)行了仿真及評估。實(shí)驗結(jié)果表明，較傳統(tǒng)的架構(gòu)和采用DCA技術(shù)的架構(gòu)相比，改進(jìn)后架構(gòu)在取得了更高帶寬利用率的同時，降低了CPU利用率，更好地保持了性能和資源的平衡。

發(fā)表于：2/16/2017 11:07:00 AM

信號跨時鐘域問題分析及驗證方法研究[可編程邏輯][航空航天]

航天用FPGA設(shè)計復(fù)雜度越來越高，其表現(xiàn)之一就是設(shè)計中存在多個時鐘域，當(dāng)信號從一個時鐘域進(jìn)入另一個時鐘域，即不同時鐘域之間發(fā)生數(shù)據(jù)交互時，就會帶來信號跨時鐘域產(chǎn)生的亞穩(wěn)態(tài)問題（CDC問題）。亞穩(wěn)態(tài)問題雖普遍存在，但依靠傳統(tǒng)的驗證手段即功能仿真或者時序仿真是很難定位的，提出一種分層次、多模式的跨時鐘域驗證方法，為跨時鐘域問題分析確認(rèn)提供強(qiáng)有力的參考。

發(fā)表于：2/15/2017 11:35:00 AM

恒定壓控增益的寬帶CMOS LC VCO的設(shè)計[模擬設(shè)計][通信網(wǎng)絡(luò)]

采用SMIC 0.18 μm Mixed Signal CMOS工藝設(shè)計了恒定壓控增益的寬帶LC壓控振蕩器。采用模擬式振幅負(fù)反饋的方式，通過模擬電路實(shí)現(xiàn)對偏置電流的負(fù)反饋控制，同時采用了通過數(shù)字控制的單刀雙擲開關(guān)控制可變電容陣列的調(diào)諧，并且對固定電容單元進(jìn)行開關(guān)的方法，從而實(shí)現(xiàn)恒定的壓控增益且相鄰頻帶之間的頻率間隔近似相等。后仿真結(jié)果表明，本設(shè)計的LC VCO調(diào)諧頻率范圍2.15~3.03 GHz，壓控增益在全部頻率調(diào)諧范圍內(nèi)為70~80 MHz/V，相位噪聲在全部頻率調(diào)諧范圍內(nèi)低于-120.0 dBc/Hz@1 MHz。

發(fā)表于：2/15/2017 11:24:00 AM

基于FPGA的TMR電路跨時鐘域同步技術(shù)[可編程邏輯][其他]

三模冗余(TMR)電路中的跨時鐘域信號可能會受到來自信號偏差和空間單粒子效應(yīng)(SEE)的組合影響。通過建立數(shù)學(xué)模型，對這兩個問題進(jìn)行分析和量化。最后針對長脈寬和短脈寬源信號的不同情況，提出了相應(yīng)的解決方案。

發(fā)表于：2/14/2017 10:53:00 AM

晶體管場環(huán)終端技術(shù)的優(yōu)化設(shè)計及應(yīng)用[模擬設(shè)計][工業(yè)自動化]

主要研究晶體管中浮空場環(huán)的技術(shù)原理和設(shè)計優(yōu)化及其在實(shí)際應(yīng)用中對晶體管耐壓性能的影響。在實(shí)際產(chǎn)品版圖設(shè)計中采用了浮空場環(huán)設(shè)計并通過優(yōu)化場環(huán)間距來滿足晶體管的高耐壓要求,并通過Silvaco軟件進(jìn)行工藝和器件仿真。根據(jù)仿真結(jié)果及理論計算進(jìn)行浮空場環(huán)優(yōu)化設(shè)計，并通過實(shí)際流片驗證浮空場環(huán)對晶體管耐壓性能的提高效果。

發(fā)表于：2/14/2017 10:43:00 AM

65 nm反相器單粒子瞬態(tài)脈寬分布的多峰值現(xiàn)象[模擬設(shè)計][其他]

基于65 nm工藝下單粒子瞬態(tài)脈寬檢測電路，在重離子輻照下，對目標(biāo)單元單粒子瞬態(tài)脈寬進(jìn)行了測試。針對實(shí)驗結(jié)果中單粒子瞬態(tài)脈寬分布出現(xiàn)多峰的現(xiàn)象進(jìn)行了分析。詳細(xì)對比了反相器多峰現(xiàn)象與LET值、溫度、閾值電壓間的關(guān)系。通過TCAD仿真分析了多峰現(xiàn)象的原因，即PMOS由于寄生雙極效應(yīng)，在高LET粒子攻擊下產(chǎn)生的瞬態(tài)脈沖脈寬大于粒子攻擊NMOS產(chǎn)生的瞬態(tài)脈沖脈寬。高溫條件會使得寄生雙極效應(yīng)更加嚴(yán)重，因此在高溫條件下脈寬分布的多峰現(xiàn)象更加明顯。

發(fā)表于：2/13/2017 10:56:00 AM

4H-SiC MESFET特性對比及仿真[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

通過對雙凹柵結(jié)構(gòu)和階梯柵結(jié)構(gòu)4H-SiC MESFET的直流特性對比，得出階梯柵結(jié)構(gòu)的直流特性優(yōu)于雙凹柵結(jié)構(gòu)。對階梯柵結(jié)構(gòu)進(jìn)行極限化處理后，引出了坡形柵4H-SiC MESFET的結(jié)構(gòu)及其特征參數(shù)EPCG，通過仿真對比了坡形柵4H-SiC MESFET結(jié)構(gòu)EPCG分別為1/4柵、1/2柵、3/4柵和全柵時的直流特性。結(jié)果表明，當(dāng)EPCG為1/2柵時，最大飽和漏電流取得最大值，在VG=0 V、VDS=40 V的條件下達(dá)到了545 mA；當(dāng)EPCG為1/4柵、3/4柵和全柵時，最大飽和漏電流均不如EPCG為1/2柵時取得的最大值。

發(fā)表于：2/13/2017 10:43:00 AM

高溫存儲下不同成分Sn-Pb凸點(diǎn)可靠性研究[模擬設(shè)計][工業(yè)自動化]

隨著我國集成電路封裝密度的不斷提高，引線鍵合方式已無法滿足需求，倒裝焊技術(shù)逐漸成為高密度封裝主流方向。高溫存儲對倒裝焊凸點(diǎn)的可靠性有著重大影響，界面化合物及晶粒形態(tài)均會發(fā)生顯著變化。以多種Sn-Pb凸點(diǎn)為研究對象，分析高溫存儲對凸點(diǎn)可靠性的影響，結(jié)果表明：10Sn90Pb凸點(diǎn)剪切強(qiáng)度波動幅度較小；Sn含量越高，高溫存儲后焊料界面處IMC層越厚，63Sn37Pb焊料界面IMC變化最為明顯；63Sn37Pb凸點(diǎn)IMC生長速度較快，晶粒粗化現(xiàn)象較為嚴(yán)重。

發(fā)表于：2/10/2017 2:06:00 PM