0 引言

    雙極型晶體管是半導體器件中最為通用的一種，特別是一些具有高耐壓、大電流等性能的雙極型晶體管在電力電子技術(shù)領(lǐng)域獲得越來越廣泛的應用。為了提高晶體管的耐壓，已開發(fā)的高壓終端結(jié)構(gòu)有場板技術(shù)、刻槽技術(shù)、場環(huán)技術(shù)等，這幾種終端技術(shù)都有其各自不同的特點，其中場環(huán)技術(shù)可由常規(guī)工藝實現(xiàn)，且工藝簡單，提高耐壓效果好，是一種常用的改善晶體管耐壓的有效方法。本文主要研究場環(huán)終端技術(shù)的優(yōu)化設(shè)計及其在實際版圖設(shè)計中的應用。

1 浮空場環(huán)的工作原理

    在擴區(qū)主結(jié)的四周設(shè)置浮空場環(huán)是提高擊穿電壓的一個有效方法。浮空場環(huán)能夠有效改變主結(jié)附近的電場分布，使曲面結(jié)的曲率半徑增大，抑制表面電場的集中，從而提高器件的擊穿電壓。圖1所示為同一結(jié)構(gòu)在添加浮空場環(huán)前后的耗盡層邊界對比。與未加浮空場環(huán)結(jié)構(gòu)相比，主結(jié)附近增加了浮空場環(huán)的結(jié)構(gòu)其耗盡層邊界也發(fā)生了變化，有效增大了結(jié)的曲率半徑，從而達到提高擊穿電壓的目的。

2 浮空場環(huán)的設(shè)計優(yōu)化

    浮空場環(huán)的設(shè)計重點是確定場環(huán)與主結(jié)的間距，為了能有效改變主結(jié)附近的電場，浮空場環(huán)必須設(shè)置在主結(jié)的耗盡寬度內(nèi)，如果浮空場環(huán)距離主結(jié)過近，其電勢會和主結(jié)很接近，因為高電場出現(xiàn)在浮空場環(huán)處，并不能有效提高擊穿電壓；而如果浮空場環(huán)設(shè)置得距離主結(jié)過遠，其對主結(jié)電場的影響會很小，對擊穿電壓的提高也不明顯。所以有必要將浮空場環(huán)設(shè)置在最佳的間距來提高擊穿電壓。

    本文主要針對的是一款高壓NPN晶體管的版圖設(shè)計時遇到的問題，該款晶體管采用刻槽工藝來滿足高耐壓要求，但由于刻槽工藝相比場環(huán)工藝較難實現(xiàn)，而且需要專業(yè)的刻蝕設(shè)備，成本也較大。所以選擇用浮空場環(huán)技術(shù)代替刻槽技術(shù)來滿足該款晶體管的高耐壓要求。

    在進行浮空場環(huán)設(shè)計時，場環(huán)間距是一個很關(guān)鍵的參數(shù)。在最優(yōu)間距時，主結(jié)與浮空場環(huán)同時達到擊穿臨界電場。在實際設(shè)計場環(huán)間距時主要考慮的因素包括：(1)場環(huán)與主結(jié)的最佳間距；(2)基區(qū)和場環(huán)的橫向擴散。

2.1 場環(huán)與主結(jié)的最佳間距

    根據(jù)經(jīng)驗，場環(huán)與主結(jié)的最佳間距W_S一般在平行平面結(jié)擊穿時耗盡層寬度^[1]的0.15～0.35倍范圍內(nèi)。對于本設(shè)計，BV_CBO需大于600 V，實際設(shè)計時考慮到20%的設(shè)計余量，BV_CBO設(shè)計值為720 V。由于本設(shè)計CB結(jié)是由N型外延與P型基區(qū)擴散區(qū)形成的PN結(jié)，而外延相對于基區(qū)摻雜濃度很小，因此該PN結(jié)可近似為單邊突變結(jié)即該結(jié)耗盡區(qū)主要在外延這邊，所以用單邊突變結(jié)時的耗盡區(qū)寬度計算公式進行計算。

    一般地，若W為擊穿時的耗盡區(qū)寬度，耗盡區(qū)寬度的計算公式為：

    由于該PN結(jié)近似于單邊突變結(jié)，該集電區(qū)耗盡區(qū)寬度可用突變結(jié)耗盡層近似，因而該公式可以簡化為：

    根據(jù)圖2的單浮空場環(huán)歸一化最優(yōu)間距，可以看出歸一化最優(yōu)間距隨著結(jié)歸一化結(jié)曲率半徑的增大而增大。最優(yōu)間距在平行平面結(jié)擊穿時耗盡層寬度的0.15～0.35倍范圍內(nèi)。通過對要設(shè)計晶體管樣品的解剖分析及仿真，其基區(qū)結(jié)深為30 μm左右，通過計算已知擊穿時耗盡層寬度為67 μm，可以得到其歸一化曲率半徑為0.44，則其歸一化最優(yōu)場環(huán)解析值為0.35。所以場環(huán)的最優(yōu)間距W_S=67×0.35≈23 μm。

2.2 考慮基區(qū)的橫向擴散

    由于基區(qū)在注入推結(jié)時，雜質(zhì)離子在向縱向擴散的同時還存在橫向擴散，所以在設(shè)置場環(huán)間距時必須考慮到結(jié)的橫向擴散。本設(shè)計基區(qū)結(jié)深X_j=30 μm，根據(jù)經(jīng)驗，雜質(zhì)離子橫向擴散長度約為其縱向擴散長度的80%，所以基區(qū)的橫向擴散長度為0.8X_j。因場環(huán)與基區(qū)主結(jié)是同時形成的，所以兩邊的橫向擴散都需要考慮，這里需考慮的橫向擴散總距離為2×0.8X_j=2×24 μm=48 μm。

    綜上所述，該產(chǎn)品版圖設(shè)計的場環(huán)距基區(qū)的主結(jié)間距是上述幾個值之和，即：

    實際版圖設(shè)計^[3]時取整70 μm作為場環(huán)間距。由式(3)可知，該產(chǎn)品版圖設(shè)計時場環(huán)的最優(yōu)間距為70 μm時滿足設(shè)計耐壓要求。

3 仿真驗證

    為了驗證場環(huán)是否能有效提高耐壓，首先用Silvaco軟件對該產(chǎn)品加浮空場環(huán)前后的BV_CBO(集電極-基極擊穿電壓)、BV_CEO(集電極-發(fā)射極擊穿電壓)等電特性進行了仿真。隨后，在相同條件下對采用浮空場環(huán)技術(shù)和刻槽技術(shù)的兩種不同結(jié)構(gòu)分別進行仿真，對比其仿真結(jié)果。

    仿真時，采用電阻率為23 Ω·cm的N型襯底（摻磷雜質(zhì)濃度為2.1×10¹⁴/cm³），基區(qū)采用注入劑量為5E15的硼，發(fā)射區(qū)采用注入劑量為8E17的磷。

    對于未加浮空場環(huán)的結(jié)構(gòu)，其仿真結(jié)果如圖3、圖4所示。

    圖3顯示了常規(guī)結(jié)構(gòu)的工藝仿真結(jié)果及CB結(jié)擊穿時的電場分布，從圖3(a)可看出其集電極-基極結(jié)擊穿時硅材料內(nèi)部的電場分布情況，電場線的疏密代表電場的強弱，電場線越密處電場越強；從圖3(b)可看出其縱向結(jié)構(gòu)，基區(qū)結(jié)深30 μm，發(fā)射區(qū)結(jié)深12 μm。圖4為未加浮空場環(huán)時仿真所得的器件特性，由圖4仿真結(jié)果可以看出，基區(qū)周圍未加浮空場環(huán)前，BV_CBO不到700 V，BV_CEO約為460 V左右。

    由圖5仿真結(jié)果可以看出，加浮空場環(huán)后，BV_CBO達到800 V左右，BV_CEO為500 V左右。圖6為CB結(jié)擊穿時，基區(qū)主結(jié)與浮空場環(huán)的電場分布，電場線越密，代表電場強度越強，從圖6(a)中可以看出，當CB結(jié)擊穿時，其電場線最密處出現(xiàn)在基區(qū)主結(jié)與場環(huán)結(jié)的拐點處，代表這兩處電場最強，即擊穿點；從圖6(b)中可以看出，當CB結(jié)擊穿時，基區(qū)主結(jié)與浮空場環(huán)同時達到擊穿臨界電場。

    對比上述仿真結(jié)果，可看出在相同仿真條件下，加浮空場環(huán)的結(jié)構(gòu)與未加浮空場環(huán)的結(jié)構(gòu)相比，其結(jié)擊穿電壓BV_CBO提高了100 V左右，BV_CEO提高了40 V左右，擊穿電壓特性在加浮空場環(huán)后有明顯提高。因此，場環(huán)終端技術(shù)確實能夠有效提高器件的耐壓特性。

    隨后通過對比解剖國外同類產(chǎn)品，發(fā)現(xiàn)其芯片結(jié)構(gòu)采用了刻槽工藝^[4]來提高耐壓。仿真時，在其他仿真條件不變的前提下，將浮空場環(huán)技術(shù)替換為刻槽技術(shù)，槽深按實際解剖所得80 μm設(shè)計，并對其耐壓特性進行了仿真，其工藝結(jié)構(gòu)及器件特性仿真結(jié)果如圖7、圖8所示。

    圖7所示為采用刻槽工藝時器件的縱向結(jié)構(gòu)及CB結(jié)擊穿時的電場分布，電場線越密，代表電場強度越強，從圖中可以看出電場最強處出現(xiàn)在槽邊緣部位即擊穿點部位。由圖8仿真結(jié)果可知，當采用刻槽工藝時，BV_CBO和BV_CEO也分別能達到 800 V左右和500 V左右。上述3種不同結(jié)構(gòu)器件仿真結(jié)果對比如表1所示。

    由上述結(jié)果可知，采用浮空場環(huán)技術(shù)與采用刻槽技術(shù)的器件特性仿真結(jié)果基本一致，這兩種結(jié)構(gòu)相比常規(guī)結(jié)構(gòu)都能明顯提高器件的耐壓。但是考慮到刻槽工藝需要專業(yè)的設(shè)備，而且工藝要求更高，所以在實際芯片生產(chǎn)中可以采用更容易實現(xiàn)且成本較低的浮空場環(huán)工藝來替代刻槽工藝，以達到芯片電特性要求。

    在對該產(chǎn)品的實際版圖設(shè)計時進行了拼版設(shè)計，分別采用了兩種不同的技術(shù)來提高耐壓，一種是按實際解剖的結(jié)果采用刻槽工藝技術(shù)，另一種是采用浮空場環(huán)技術(shù)來提高耐壓。采用拼版設(shè)計既可以節(jié)約研發(fā)成本，用一批實驗流片實現(xiàn)兩種工藝技術(shù)的實驗對比，又可以縮短研發(fā)時間。通過實際流片測試，其器件電特性都基本滿足設(shè)計要求。

4 總結(jié)

    通過上述的理論分析與仿真結(jié)果及實際流片結(jié)果，可見浮空場環(huán)技術(shù)確實有效提高了器件的擊穿電壓。而且與刻槽技術(shù)相比，場環(huán)技術(shù)更容易實現(xiàn)，不需要增加額外工藝步驟，也不需增加專業(yè)設(shè)備，工藝可行性更高，成本更低。通過理論計算及實驗仿真可實現(xiàn)場環(huán)的設(shè)計優(yōu)化，且其在工藝上容易實現(xiàn)，兼容性好。通過本次版圖設(shè)計，體會到在以后的分立器件設(shè)計中，不一定非要照搬樣品的結(jié)構(gòu)設(shè)計，而是應該根據(jù)生產(chǎn)線的實際情況選擇成本最低、更容易實現(xiàn)且工藝兼容性更好并能實現(xiàn)相同效果的設(shè)計。

參考文獻

[1] 劉恩科，朱秉升.半導體物理學[M].北京：電子工業(yè)出版社，2015.

[2] BALIGA B J.功率半導體器件基礎(chǔ)[M].韓鄭生，陸江，宋李梅，譯.北京：電子工業(yè)出版社，2013.

[3] HASTINGS A.模擬電路版圖藝術(shù)[M].王志功，譯.北京：電子工業(yè)出版社，2012.

[4] MAY G S，施敏.半導體制造基礎(chǔ)[M].代永平，譯.北京：人民郵電出版社，2007.

作者信息:

李  照，張戰(zhàn)國，高  博，常正陽，黃山圃

(航天科技集團九院七七一研究所，陜西 西安710000)