信號完整性 相關(guān)文章(86篇)
-
Maxim推出支持PCIe Gen II和SATA/eSATA Gen III數(shù)據(jù)速率的新型轉(zhuǎn)接驅(qū)動(dòng)器
發(fā)表于：2009/6/2 14:06:27
-
Altera交付Stratix IV GX收發(fā)器信號完整性開發(fā)套件
發(fā)表于：2009/4/22 10:01:15
-
SpectraLinear Inc.發(fā)布世界首個(gè)非易失性可編程的PC時(shí)鐘系列
發(fā)表于：2009/4/2 11:29:13
-
安捷倫科技推出每分鐘可進(jìn)行百萬比特量級仿真的通道仿真器用于信號完整應(yīng)用
發(fā)表于：2009/3/9 14:58:29
-
中興和力科合建實(shí)驗(yàn)室應(yīng)對高速串行設(shè)計(jì)挑戰(zhàn)
發(fā)表于：2009/2/16 15:53:59
-
高速電路設(shè)計(jì)和信號完整性分析
發(fā)表于：2009/2/13 15:04:37
-
FPGA正進(jìn)一步蠶食ASIC和ASSP的應(yīng)用市場
發(fā)表于：2009/2/3 11:22:28
-
Agilent Infiniium 實(shí)時(shí)示波器榮膺 Electra Award 08 年最佳設(shè)計(jì)與測試產(chǎn)品獎(jiǎng)
發(fā)表于：2009/1/12 14:27:01
-
Vitesse發(fā)布視頻廣播應(yīng)用的CDR收發(fā)器VSC3406
發(fā)表于：2008/12/12 9:00:30
-
基于IBIS模型的仿真分析在高速DSP系統(tǒng)設(shè)計(jì)中的應(yīng)用
發(fā)表于：2008/12/8 19:34:32
-
高速數(shù)字系統(tǒng)中的信號完整性及實(shí)施方案
發(fā)表于：2008/11/4 13:49:20
-
高速電路的信號完整性分析
發(fā)表于：2008/10/15 16:49:47
-
高速DSP與SDRAM之間信號傳輸延時(shí)的分析及應(yīng)用
發(fā)表于：2008/9/16 14:37:51
-
基于ADSP21160的高速并行信號處理板的設(shè)計(jì)
發(fā)表于：2008/8/13 11:26:51
-
XLoom通信公司使用Altera FPGA開發(fā)板降低了成本和功耗，節(jié)省了實(shí)驗(yàn)室空間
發(fā)表于：2008/8/12 12:50:03
-
XLoom通信公司使用Altera FPGA開發(fā)板降低了成本和功耗，節(jié)省了實(shí)驗(yàn)室空間
發(fā)表于：2008/8/12 12:50:03
-
高速視頻處理系統(tǒng)中的信號完整性分析
發(fā)表于：2008/8/4 9:27:08
-
應(yīng)對串行背板接口設(shè)計(jì)挑戰(zhàn)
發(fā)表于：2008/7/24 16:21:30
-
龍芯2號PC104 Plus處理器模塊設(shè)計(jì)
發(fā)表于：2008/6/16 15:23:19
-
Altera拓展了Arria GX系列的市場
發(fā)表于：2008/4/8 14:35:09
-
安捷倫科技發(fā)布首款用于信號完整性設(shè)計(jì)解決方案的收發(fā)器模型庫
發(fā)表于：2008/2/22 14:29:06
-
Altera的Stratix II GX FPGA提供50-Gbps SFI-5接口
發(fā)表于：2008/1/28 16:22:54
-
信號與電源完整性的仿真分析設(shè)計(jì)
發(fā)表于：2008/1/28 15:04:03
-
Altera在業(yè)界首次實(shí)現(xiàn)即插即用信號完整性技術(shù)
發(fā)表于：2007/9/20 14:13:15
-
四路、高速、寬帶HDMI/DVI開關(guān)
發(fā)表于：2007/8/15 11:18:14
-
安捷倫科技公司推出信號完整性分析系列應(yīng)用指南
發(fā)表于：2007/8/9 8:44:58
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2