基于FPGA的PN碼捕獲和跟蹤技術(shù)的研究與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>381 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：研究了在直接序列擴(kuò)頻通信中基于FPGA的基帶PN碼（擴(kuò)頻碼）的捕獲跟蹤技術(shù)。在PN碼解調(diào)中，介紹了串并混合的捕獲方案和基于遲早門的跟蹤方案。以Quartus II作為平臺采用Verilog HDL的硬件描述語言進(jìn)行設(shè)計(jì)，并進(jìn)行了Modelsim的仿真測試，最終下載到具體FPGA器件進(jìn)行了基帶的傳輸測試。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。