基于OpenCL的FPGA設(shè)計優(yōu)化方法研究 | |
所屬分類:參考設(shè)計 | |
上傳者:aet | |
文檔大?。?span>477 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:FPGA因其強大的運算能力成為了眾多高性能應(yīng)用的最佳選擇,但其傳統(tǒng)的開發(fā)方法存在門檻高、周期長等眾多不足。OpenCL作為跨平臺的開發(fā)語言,為FPGA提供了一種全新的開發(fā)方法。此方法開發(fā)周期短、抽象層次高、可移植性強,彌補了傳統(tǒng)開發(fā)方式的不足。介紹了OpenCL開發(fā)FPGA的相關(guān)優(yōu)化方法,以矩陣乘法和QR分解為例,深入分析了各種優(yōu)化方法的優(yōu)缺點及適用情況。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2