FIR數(shù)字濾波器設(shè)計及其FPGA實現(xiàn)
所屬分類：參考設(shè)計
上傳者：aet
文檔大?。?span>523 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：以FPGA為硬件平臺，利用FPGA的DSP開發(fā)工具DSP Builder對數(shù)字濾波器進(jìn)行建模設(shè)計及系統(tǒng)模型仿真，生成VHDL工程文件，編制相應(yīng)頂層文件，使其符合濾波器硬件系統(tǒng)。利用QuartusⅡ?qū)椖窟M(jìn)行綜合、編譯和調(diào)試，生成原理圖模塊和RTL電路圖。通過對5 kHz方波信號進(jìn)行仿真濾波，并將VHDL下載到硬件系統(tǒng)中進(jìn)行硬件實現(xiàn)，有效地提取到5 kHz的正弦信號。實驗結(jié)果表明，該設(shè)計很好地達(dá)到了FIR濾波器的性能，為數(shù)字濾波器的設(shè)計與實現(xiàn)提供了新的途徑和方法。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。