基于SAD算法的立體匹配的實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大小：394 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：利用FPGA并行性計(jì)算和合理的流水線設(shè)計(jì)完成了立體視覺中最核心的部分——立體匹配以及硬件結(jié)構(gòu)，選取SAD區(qū)域立體匹配算法，利用補(bǔ)碼來實(shí)現(xiàn)SAD算法，在算法流程中采用窗口并行和像素串行來完成。在獲得視差圖時(shí)，采用128×128圖像對(duì)，窗口大小為3×3，視差為24，在系統(tǒng)時(shí)鐘為50 MHz情況下，實(shí)現(xiàn)了每秒425幀的處理速度，最后給出了視差圖。實(shí)驗(yàn)證明，選用FPGA來實(shí)現(xiàn)立體匹配系統(tǒng)的設(shè)計(jì)是可行的，具有一定的魯棒性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。