一種片上系統(tǒng)復位電路的設計
所屬分類：參考設計
上傳者：aet
文檔大?。?span>513 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：設計了一種片上系統(tǒng)（SoC）復位電路。該電路能對外部輸入信號進行同步化處理以抑制亞穩(wěn)態(tài)，采用多級D觸發(fā)器進行濾波提升抗干擾能力，并且控制產生系統(tǒng)所需的復位時序以滿足軟硬件協(xié)同設計需求。同時，完成了可測性設計（DFT）?；赬ilinx spartan-6 FPGA進行了驗證。結果表明該電路可以抑制90 ?滋s以下的外部干擾信號，并能正確產生系統(tǒng)所需的復位信號。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。