基于FPGA的JPEG壓縮編碼設計與實現(xiàn)
所屬分類：參考設計
上傳者：aet
文檔大?。?span>439 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：利用FPGA可以并行處理數(shù)據(jù)的優(yōu)點，設計出了一種JPEG壓縮編碼電路。并在盡量保證圖像質量的前提下，對JPEG的傳統(tǒng)編碼過程進行優(yōu)化與調整，簡化了編碼電路，提高了編碼效率，并生成獨立IP核，方便調用。實驗結果表明，設計的編碼電路完全達到了預期目的。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。