高斯白噪聲發(fā)生器的FPGA實(shí)現(xiàn)
所屬分類：解決方案
上傳者：aet
文檔大?。?span>516 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：分析了幾種高斯白噪聲發(fā)生器的實(shí)現(xiàn)途徑，提出了一個(gè)基于Box-Muller算法級聯(lián)中心極限定理實(shí)現(xiàn)高精度高斯白噪聲發(fā)生器的方法，在FPGA中使用HDL語言實(shí)現(xiàn)。與現(xiàn)有的實(shí)現(xiàn)方法相比，本設(shè)計(jì)速度更快、占用的資源更少，且易于FPGA實(shí)現(xiàn)，可作為一個(gè)快速實(shí)用的誤碼率測試平臺的一部分。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。