高速信號(hào)采集存儲(chǔ)及傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：解決方案
上傳者：aet
文檔大?。?span>486 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為解決高速數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)緩存和傳輸速度瓶頸，設(shè)計(jì)并實(shí)現(xiàn)了一種基于光纖通道協(xié)議和DDR2 SODIMM存儲(chǔ)的高速數(shù)據(jù)傳輸、存儲(chǔ)系統(tǒng)。利用Stratix IV GX系列FPGA和QuartusⅡ中自帶的DDR2 IP核以及高速收發(fā)器IP 核，實(shí)現(xiàn)了PCI9056的本地接口、DDR2控制器、光纖通道協(xié)議和高速串行數(shù)據(jù)的轉(zhuǎn)換發(fā)送，最終實(shí)現(xiàn)了數(shù)據(jù)的高速存儲(chǔ)和傳輸。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。