FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)及其緩解措施
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>469 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：亞穩(wěn)態(tài)是異步數(shù)字電路設(shè)計(jì)中的固有現(xiàn)象。針對(duì)FPGA產(chǎn)品研制中的亞穩(wěn)態(tài)問(wèn)題，分析了其產(chǎn)生的原因，闡述了亞穩(wěn)態(tài)對(duì)系統(tǒng)可靠性的影響和評(píng)估方法，并針對(duì)單比特異步傳輸、多比特異步傳輸和復(fù)位三種情況下的亞穩(wěn)態(tài)提出緩解措施。該措施可以在工程實(shí)踐中參考使用。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。