基于FPGA的壓制性干擾源的研究與設(shè)計 | |
所屬分類:參考設(shè)計 | |
上傳者:aet | |
文檔大?。?span>380 K | |
標簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:提出了一種新型壓制系統(tǒng)的設(shè)計方案,基于現(xiàn)場可編程門陣列作主控,通過直接數(shù)字頻率合成技術(shù)實現(xiàn)中頻信號,通過混頻的方式進行頻譜搬移。系統(tǒng)具有寬帶阻塞式、瞄準式和掃頻式三種壓制方式,且壓制帶寬和中心頻率步進可調(diào)。實測結(jié)果表明,系統(tǒng)設(shè)計符合要求,能夠滿足實際需要。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2