基于FPGA的壓制性干擾源的研究與設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>380 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種新型壓制系統(tǒng)的設(shè)計(jì)方案，基于現(xiàn)場可編程門陣列作主控，通過直接數(shù)字頻率合成技術(shù)實(shí)現(xiàn)中頻信號，通過混頻的方式進(jìn)行頻譜搬移。系統(tǒng)具有寬帶阻塞式、瞄準(zhǔn)式和掃頻式三種壓制方式，且壓制帶寬和中心頻率步進(jìn)可調(diào)。實(shí)測結(jié)果表明，系統(tǒng)設(shè)計(jì)符合要求，能夠滿足實(shí)際需要。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。