一種高效二維小波分解算法的FPGA實(shí)現(xiàn)
所屬分類：解決方案
上傳者：coco
文檔大?。?span>259 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：針對(duì)現(xiàn)有二維提升小波變換實(shí)現(xiàn)過程中存在的大量過程數(shù)據(jù)存儲(chǔ)及關(guān)鍵路徑延時(shí)較長的問題，提出一種直接進(jìn)行二維變換的VLSI架構(gòu)。采用ALTERA Cyclone II系列FPGA EP2C35F672C6對(duì)架構(gòu)進(jìn)行實(shí)現(xiàn)和驗(yàn)證，在純計(jì)算邏輯下二維小波變換時(shí)鐘頻率可達(dá)到157.78MHz。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。