一種高效二維小波分解算法的FPGA實現
所屬分類：解決方案
上傳者：coco
文檔大?。?span>259 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：針對現有二維提升小波變換實現過程中存在的大量過程數據存儲及關鍵路徑延時較長的問題，提出一種直接進行二維變換的VLSI架構。采用ALTERA Cyclone II系列FPGA EP2C35F672C6對架構進行實現和驗證，在純計算邏輯下二維小波變換時鐘頻率可達到157.78MHz。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。